实验二 8线-3线编码器设计

《实验二 8线-3线编码器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、浙江大学城市学院实验报告纸实验名称8线-3线编码器设计指导老师尚丽娜成绩专业电科班级1102姓名汪磊学号31102333一、实验目的1、学习QuartusII软件，学习使用硬件描述语言设计电路。2、学习DE1平台基本构成，能够使用DE1平台进行简单设计。二、实验要求使用QuartusII文本输入法设计8线-3线编码器。使用QuartusII软件进行文本输入，并对设计电路进行仿真，并下载到硬件平台，自行定义硬件平台使用端口。三、实验设备PC机、DE1硬件平台四、实验原理根据8线—3线编码器的真值表原理进行实验，下表为8线—3线编码器的真值表输入输出A0A1A2A3A4A5A6A7

2、B2B1B01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111五、实验过程libraryieee;useieee.std_logic_1164.all;entitybm8_3isport(a:instd_logic_vector(7downto0);b:outstd_logic_vector(2downto0));endbm8_3;architecturezhangofbm8_3isbegin浙江大学城市学院实验报告纸process(a)begincas

3、eaiswhen"00000001"=>b<="000";when"00000010"=>b<="001";when"00000100"=>b<="010";when"00001000"=>b<="011";when"00010000"=>b<="100";when"00100000"=>b<="101";when"01000000"=>b<="110";whenothers=>b<="111";endcase;endprocess;endzhang;一、实验结果该程序还存在一些不足，当出现10000000是和非正常输入的时候是一样的输出，所以我们进行了一些修改，修改程序与结果

4、如下：libraryieee;useieee.std_logic_1164.all;entityeisport(a:instd_logic_vector(7downto0);b:outstd_logic_vector(3downto0));ende;architecturezhangofeisbeginprocess(a)begincaseaiswhen"00000001"=>b<="0000";when"00000010"=>b<="0001";when"00000100"=>b<="0010";浙江大学城市学院实验报告纸when"00001000"=>b<="0011";w

5、hen"00010000"=>b<="0100";when"00100000"=>b<="0101";when"01000000"=>b<="0110";when"10000000"=>b<="0111";whenothers=>b<="1111";endcase;endprocess;endzhang;思考题一：思考题二：entityeisport(a:inbit_vector(7downto0);b:outbit_vector(3downto0));ende;architecturezhangofeisbeginprocess(a)begincaseais浙江大学城市学院实

6、验报告纸when"00000001"=>b<="0000";when"00000010"=>b<="0001";when"00000100"=>b<="0010";when"00001000"=>b<="0011";when"00010000"=>b<="0100";when"00100000"=>b<="0101";when"01000000"=>b<="0110";when"10000000"=>b<="0111";whenothers=>b<="1111";endcase;endprocess;endzhang;一、心得体会对操作更加熟练，加深对其的认识