课程设计---智力竞赛抢答器设计

《课程设计---智力竞赛抢答器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《专业课程设计（一）》课程设计说明书智力竞赛抢答器设计1技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。2设计方案及其比较2.1方案一图1.1用CC4042实现的四位抢答器电路图工作原理:主持人按下复位开关S，使与非门G2输出为1，此时时钟E0＝１，故芯片处于信号0D~3D状态，当A~D中有一按钮先按下，例如A先按下，则O0=D0=1，O0’=0,对应的二极管亮，蜂鸣器响，同时，与非门G1输出高电平，G2输出低电平，则CP=0。E0由”1”变”0”,处下降沿，第一信号被锁存，其他按钮按下也不起

2、作用。主持人清零，进行下一轮抢答。10《专业课程设计（一）》课程设计说明书所用器件引脚图及功能E0时钟输入端E1时钟方式控制端D0~D3数据输入端O0~O3原码数据输出端O’0~O’3反码数据输出端图1.2CC4042锁存器引脚图H高电平L低电平↑低到高电平跳变↓高到低电平跳变X任意表1CC4042锁存器功能表输入输出E0E1DOO’LLddd’↑LX锁存HHddd’↓HX锁存功能：CC4042包含四个锁存器电路。输入的数据在由E1选择的E0电平期间传送至O和O’输出端，当E1=0，在0E0电平期间传送,当E1=0，在0E0电平期间传送。当E0电平转换时，输入端数据在此期间保持在输出

3、端。10《专业课程设计（一）》课程设计说明书VDD正电源VSS地I1~I8数据输入端O1,O2数据输出端逻辑表达式Y=图1.3CC4012四输入正向逻辑与非门2.2方案二图2.1用4D触发器所设计的4位抢答器电路图工作原理：主持人用K端清零后，开始抢答。选手按下A~D任一个开关，例如，按下A开关，则1Q输出高电平，对应的二极管亮，蜂鸣器响。同时，1Q’输出低电平，则与门G1输出低电平，与非门G2输出，使CLK处于高电平，触发器停止工作，其他选手若按下开关也不会起作用。主持人清零，进行下一轮抢答。10《专业课程设计（一）》课程设计说明书所用器件引脚图及功能VCC正电源GND地CLK时钟

4、输入端CLR’清零端1D~4D输入端1Q~4Q输出端1Q’~4Q’反相输出端图2.274ls175四D边沿触发器引脚图H高电平L低电平↑低到高电平跳变X任意Q0规定的稳态输入条件建立前Q的电平Q0’规定的补码稳态输入条件建立前Q’的电平或Q0的补码表274ls174四D边沿触发器功能表输入输出CLR’CLKDQQ’LXXLHH↑HHLH↑LLHHLXQ0Q0’功能：CLR为清零端，低电平有效。当CLR为高电平时，在时钟CLK上升沿作用下，Q与数据端D相一致，当CLK为高电平或低电平时，D对Q没有影响。10《专业课程设计（一）》课程设计说明书VCC正电源GND地1A~1D数据输入端2A

5、~2D数据输出端1Y,2Y数据输出端逻辑表达式Y=A·B·C·D图2.374ls21两组四输入与门引脚图VCC正电源GND地1A~4D数据输入端1Y~4Y数据输出端逻辑表达式Y=图2.474ls00二输入四与非门引脚图10《专业课程设计（一）》课程设计说明书2.3方案三工作原理：主持人用S端清零后，RS触发器的端均为0,4个触发器输出端1Q~4Q置”0”,灯不亮。当主持人将S断开时，抢答器处于等待开始状态。当有选手将A~D任一端按下时，例如按下D，74ls148的输出经RS锁存后，1Q=1，E1=1,74ls148处于禁止工作状态，封锁了其他键的输入，保证了抢答键的优先性，此时，4Q

6、3Q2Q输出100，灯L4亮，蜂鸣器响。主持人清零，继续下一轮抢答。10《专业课程设计（一）》课程设计说明书所用器材及功能VCC正电源GND地E1输入使能端E0输出使能端GS优先编码状态标志0~7数据输入端A0~A2数据输出端图3.274ls148优先编码器引脚图表374ls148优先编码器功能表输入输出E101234567A0A1A2GSE0HXXXXXXXXHHHHHLHHHHHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHH

7、HLLHLLHHHHHHHHHHLH功能：当E1=1时，不论8个输入端何种状态，3个数据输出端均为高电平，编码器处于非工作状态。当E1=0时，编码器工作，输入优先级别的次序为7,6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别搞的输入端无低电平输入时，输出端才输出相对应的输入端的代码。10《专业课程设计（一）》课程设计说明书VCC正电源GND地1S’~4S’置位端1R’~4R’复位端1Q~4Q输出端图3.474ls279锁存器引