基于sopc嵌入式系统-多功能数字钟

《基于sopc嵌入式系统-多功能数字钟》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于sopc嵌入式系统-多功能数字钟绪论近年来，随着半导体技术的飞速发展，现代高密度现场可编程逻辑器件FPGA(FieldProgrammableGateArray)的设计性能及性价比已完全能够与ASIC(ApplicationSpecificIntegratedCircuit)抗衡。在这样的背景下，一种被称为SOPC(SystemonaProgrammableChin)的新技术出现了。SOPC技术可以使设计人员充分利用FPCA的逻辑单元以及植入FPGA内部的存储模块和DSP模块，并使用FPGA制造厂商提供的软核处理器设计出可灵活裁剪、扩

2、充、可升级的嵌入式处理系统。在过去的几年中，几种RISE（ReducedInstructionSetComputing精简指令集）软核处理器相继面世。使用SOPC开发产品或进行产品的原型设计，可有效减低产品上市风险、降低开发成本、缩短产品上市周期。由于可编程逻辑器件已经得到广泛的应用，并且PLD和FPGA的系统门数已经发展到百万级，为了简化设计，降低成本和缩短产品周期，可编程逻辑器件供应商以其芯片灵活性和功能完备性的技术优势，掀起了一场设计可编程片上系统的潮流SOPC技术，其实质就是将PLD中容入更多模块，特别是高端的微处理器和数字信号处

3、理器。钟表的数字化给人们生产生活带来了极大地方便，而且大大的扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动的自动启动等，所有这些，都是以钟表数字化为基础。因为，研究数字钟及扩大其应用，有着非常现实意义。本次数字钟设计主要采用SOPC技术，设计有系统对外部机械按键模块进行扫描获取部分指令，对外部时钟分频后进行小时24分频计时模块、分钟60分频计时模块、秒钟60分频计时模块，并进一步建立年月日计时判断模块。采用LED数码显示时、分、秒，以24小时计时方式，蜂鸣器则作为闹钟声音提示用

4、。该闹钟优点是小巧，价格低廉，走时精确度高，整点报时和定时非常方便。第一章选题背景与课题研究内容本节将从SOPC嵌入式系统应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的芯片系统与设计——数字钟的设计与实现的必要性。1.1课题相关技术的发展一直以来，在开发一个典型的系统时，设计人员仍不得不采用各种昂贵的、分立的模拟器件配合可编程逻辑器件或者混合信号的ASIC作为解决方案。固定的架构以及其他技术缺陷阻碍了将分立器件集成到一块单一的、低成本的、能够符合各种需求的芯片中，模拟技术

5、是当今应用的关键系统元素，但越来越多的模拟信号通过转换为数字信号，进行采用数字电路来测量和控制。在进行数字信号处理时，整个系统对嵌入式处理器的性能要求也随之日益提高，从8位逐步向32位过渡。这一切的需求，都迫切需要设计人员能够把所有的功能设计集在一个芯片上，而SOPC是具有所有这些属性的现成部件，利用它可以方便的选择器件来构成一个系统，而且可以根据系统的要求对处理器的资源进行裁剪，此外，针对于特定器件IP核的设计以及IP核的重用成为SOPC技术发展的关键。基于SOPC的设计技术主要包括以下3个方面：(1)基于单片集成系统的软硬件协同设计和

6、验证技术：主要是面向不同目标系统的软硬件功能划分理论和设计空间搜索技术。(2)IP核生成及复用技术：IP资源复用是指在集成电路设计过程中，先继承、共享或购买所需的智力产权内核，然后再利用电子设计自动化（EDA）工具进行设计、综合和验证，从而加速流片设计过程，降低开发风险。(1)模块以及模块界面间的综合分析的验证技术：综合分析和验证时难点，要为硬件和软件的协同描述、验证以及综合提供自动化的集成开发环境。与传统方法相比，SOPC的设计方法必须有根本的改变，即从以功能设计为基础的传统流程，转变到以功能组装为基础的全新流程。1.2课题研究的必要性

7、现在是一个知识爆炸的新时代。新产品、新技术层出不穷，电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变着我们的世界。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能数字钟不管在性能还是在样式上都发生了质的变化，

8、有电子闹钟、数字闹钟等等。1.3课题研究任务与主要内容：EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示