数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc

数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc

ID:11765943

大小:301.00 KB

页数:16页

时间:2018-07-13

数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc_第1页
数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc_第2页
数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc_第3页
数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc_第4页
数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc_第5页
资源描述:

《数字式竞赛抢答器硬件描述语言课程设计报告大学论文.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、信息与电气工程学院硬件描述语言课程设计设计说明书(数字式竞赛抢答器))学生姓名学号班级成绩指导教师通信工程系2016年12月25日信息与电气工程学院课程设计评阅人评语评阅人:(签名)年月日评阅人评定成绩:信息与电气工程学院课程设计任务书2016—2017学年第一学期专业:通信工程学号:姓名:课程设计名称:硬件描述性语言设计题目:数字式竞赛抢答器完成期限:自2016年12月19日至2016年12月23日共1周设计依据、要求及主要内容(可另加附页):一般来说,设计一台智能抢答器,必须能够准确判断出第一位抢答者,并且通过数显、蜂鸣这些途径能让人们很容易

2、得知谁是抢答成功者,并设置一定的回答限制时间,让抢答者在规定时间内答题,主持人根据答题结果实行增减分的操作,并将分数显示在屏幕上,评出最终赢家。所以我们在设计智能抢答器的模块需要满足鉴别、计时、计分、数显等功能。定时抢答器的工作过程是:接通电源时,主持人将开关置于“清除”位置,抢答器处于禁止工作状态,编号显示器灭灯;抢答开始时,主持人将控制开关拨到“开始”位置,发光二极管灯亮,抢答器处于工作状态,这时,抢答器完成以下工作:(1)优先编码器电路立即分辨出抢答者编号,并由锁存器进行锁存,然后由译码显示电路显示编号;(2)扬声器发出短暂声响,提醒主持人

3、注意;(3)控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答;(4)当选手将问题回答完毕,主持人操作计分开关,计分电路采用十进制加/减计数器、数码管显示。本轮抢答完毕,主持人操作控制开关,使系统回复到禁止工作状态,以便进行下一轮抢答。指导教师(签字):系主任(签字):批准日期:年月日摘要在目前,可编程逻辑器件、单片机、DSP已经成为数字系统的硬件基础,而从事数字系统的设计必须掌握可编程逻辑器件的设计方法,而VHDL语言是一种标准的数字系统硬件电路设计语言,为所有可编程逻辑器件厂商所支持,已成为电路设计人员和电子设计工程师必须掌握的工具。

4、VHDL语言是培养信息类专门人才的一门必修的专业基础课程。通过本次课程设计,使我们能够学习和掌握现代电子系统设计的新技术、新器件,掌握硬件描述语言VHDL的编程技术和硬件描述方法,能够对设计系统进行规范描述掌握相关软件的使用,操作。能对VHDL语言程序进行编译,调试,以及通过计算机仿真,得到正确的仿真波形图,并根据所得仿真波形图分析判断并改进所设计的电路。当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之类的活动愈加频繁,那么也就必然离不开抢答器。而现在的抢答器有着数字化,智能化的方向发展,这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛

5、越来越多,操作简单,经济实用的小型抢答器必将大有市场。本抢答器通过十分巧妙的设计仅用两块数字芯片便实现了数显抢答的功能,与其他抢答器电路相比较有分辨时间极短、结构清晰,成本低、制作方便等优点,并且还有防作弊功能。因此,我们制作了这款简易抢答器摒弃了成本高,体积大,而且操作复杂。我们采用了数字显示器直接指示,自动锁存显示结果,并自动复位的设计思想,因而本抢答器具有显示直观,不需要人干预的特点。而且在显示时抢答器会发出叮咚声使效果更为生动。工厂、学校和电视台等单位常举办各种智力竞赛,抢答记分器是必要设备。关键词:EDA;VHDL;Max+plusII

6、;抢答器;目录1.设计目的…………………………………………………………………62.设计内容…………………………………………………………………63.电路工作原理…………………………………………………………………63.16.数字式竞赛抢答器工作原理……………………………………………63.2循环彩灯工作原理……………………………………………134.主要程序和仿真结果………………………………………………………144.1数字式竞赛抢答器设计与仿真结果…………………………………144.2循环彩灯设计与仿真结果………………………………………155.心得体会……

7、……………………………………………………………15参考文献…………………………………………………………………………161.设计目的学习ALTERA公司的FPGA/CPLD的结构、特点和性能。学习集成开发软件MAX+plusII/QuartusII的使用及设计过程。熟悉EDA工具设计数字电路设计方法,掌握VHDL硬件描述语言设计方法。根据给定题目设计数字电路,来加深对可编程逻辑器件的理解和掌握。通过本次课程设计,熟练掌握MAX-PLUS2的应用,操作,并对VHDL语言的编程做一实践检验,编出程序,并进行仿真,并根据所得仿真图形分析和推断并改进所涉及

8、的程序,让程序在现实生活中得以更贴近的应用。2.设计内容设计一个可容纳四组参赛者同时抢答的数字抢答器,可判断第一抢答者并报警指示抢答成功

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。