计算机组成原理课程设计报告2

《计算机组成原理课程设计报告2》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、计算机组成原理课程设计指导教师：ＸＸＸ学生班级：ＸＸＸ学生姓名：学号：班内序号：课设日期：2012/12/17～2012/12/28目录一、设计目的·······································1二、设计要求·······································1三、设计方案·······································1四、较详细的设计过程·······························2五、编程与调试程序方法的介绍········

2、···············14六、结果及分析·····································14七、收获、体会及建议································15一、设计目的1.主要掌握微程序控制结构计算机的设计方法，通过对机器指令和相对应微程序的设计，加深对微程序控制器的理解，加深对微程序设计特点的了解，加深对计算机各部件的理解以及对整机结构的理解。2．掌握几种寻址方式的控制执行过程。3．了解多累加器计算机的特点。4．熟悉VHDL语言的编程。二、设计要求1．运算器采用单累加器多寄存

3、器结构2．指令系统：16条以上指令，有I/O指令，外部设备统一编址。3．内存寻址范围1K以上字节寻址方式：寄存器直接寻址寄存器间接寻址直接寻址立即数寻址4．可执行从键盘上输入的十进制两位数与两位数加法程序并打印输入的数据及结果或实现两数相加通过数码管显示结果。三、设计方案1．首先设计整机逻辑框图，并分析各主要部件中所使用的关键器件，彻底理解主要芯片的工作原理。根据设计要求，对实验仪硬件模块进行逻辑剪辑组合，便可设计出该实验计算机的整机逻辑框图。为利于调试，应在逻辑框图上表明各器件的控制信号及必要的输出信号。2．指令系统和指令执行流程设

4、计①指令系统需确定实验计算机的指令系统具体由哪里指令组成，包括哪几种类型指令，指令操作数有哪几种寻址方式，以及指令编码等。②指令执行流程应根据实验计算机整机逻辑图来设计指令系统中每条指令的执行流程。一条指令从内存取出到执行完，需要若干个机器周期(节拍)。任何指令的第一个机器周期都是“取指令周期”，或称为公操作周期。而一条指令共需几个机器周期取决于指令在机内实现的复杂程度。3．微操作控制信号和微程序设计①微操作控制信号及其实现方法综合实验计算机指令系统各指令执行流程中所涉及到的微操作控制信号，统计总共需要多少个微控制信号，每个信号的有效

5、性，决定这些信号中哪些由软件(微指令)直接产生，哪些需用硬件实现。②设计微指令格式，微指令由32位组成，设计出每位微操作的定义。③确定微程序控制方式设计任务包括设计各微程序入口地址的形成方法和控存的顺序控制(即下地址形成)方法。④编写各指令的微程序，根据指令流程和微指令格式仔细地逐条填写微指令各码位。17为减少填写错误，可边把本条微指令用到的微码(微操作控制信号)按预定的有效性填入，检查无误后，再对本条微指令用不到的微码(微操作控制信号)填入与预定的有效性相反的代码，核对无误后，最后将这32位微码缩写成8位十六进制微指令。4．设计接线

6、表要仔细设计接线表，因为它是组装计算机的依据。①为了避免遗漏，应按模块逐个归纳整理，明确各模块中器件各控制信号的处理方法。②对于模块中不用的器件，也应有所处理。四、较详细的设计过程1．先熟悉课程设计任务。2．熟练掌握VHDL语言。3．实现基本门电路。4．用VHDL描述计算机各部件。①　存储器的VHDL描述a.存储器的硬件描述图b.存储器实验过程与信号首先利用开关S0～S7设置一个8位的数据，用于写入内存时使用。第二步，利用开关S8、S9的组合生成一个4个字节的内存，内存地址如下：地址S9S8000101210311第三步，当S10=0

7、ANDS11=1时，发出写内存信号，将开关S0～S7设置的8位数据写入由开关S8、S9的组合指定的内存地址单元。17第四步，当S10=1ANDS11=0时，发出读内存信号，将由开关S8、S9的组合指定的内存地址单元中的数据读出，由发光二极管L9～L12显示。c.存储器的VHDL描述LibraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_unsigned.all;useIEEE.std_logic_arith.all;entitybusv1isPort(CI:bufferstd_

8、logic_vector(19downto0);CO:instd_logic_vector(11downto0));endbusv1;architecturebusv1_behavofbusv1issignalmux:s