基于fpgaverilog的数字式秒表设计

基于fpgaverilog的数字式秒表设计

ID:10989079

大小:141.77 KB

页数:13页

时间:2018-07-09

基于fpgaverilog的数字式秒表设计_第1页
基于fpgaverilog的数字式秒表设计_第2页
基于fpgaverilog的数字式秒表设计_第3页
基于fpgaverilog的数字式秒表设计_第4页
基于fpgaverilog的数字式秒表设计_第5页
资源描述:

《基于fpgaverilog的数字式秒表设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的数字式秒表草鱼 设计任务及要求草鱼 草鱼草鱼草鱼草鱼秒表由于其计时精确,鲤鱼分辨率高(0.01草鱼秒),鲤鱼在各种竞技场所得到了广泛的应用,鲤鱼本次设计的任务就是设计一个基于草鱼FPGA草鱼的数字式秒表。草鱼草鱼 1、pork基本要求:pork草鱼 (1)性能指标:pork草鱼 草鱼草鱼草鱼草鱼草鱼秒表的分辨率为草鱼0.01草鱼秒,鲤鱼最长计时时间为草鱼99.99草鱼秒;pork草鱼 (2)设置启/停开关和复位开关(计数控制器):pork草鱼 草鱼草鱼草鱼草鱼草鱼启/停开关草鱼S1草鱼的使用方法与传统的机械计时器相同,鲤

2、鱼即按一下启/停开关,鲤鱼启动计时器开始计时,鲤鱼再按一下启/停开关计时终止。草鱼复位开关草鱼S2草鱼用来使计时器清草鱼0,鲤鱼复位开关可以在任何情况下使用,鲤鱼即使在计时过程中,鲤鱼只要按一下复位开关,鲤鱼计时进程应立即终止,鲤鱼并对计时器清零。草鱼(开关按下为草鱼0,鲤鱼弹起为草鱼1)。草鱼草鱼 秒表的计时基准信号:pork草鱼 草鱼草鱼草鱼草鱼草鱼以周期为草鱼0.01草鱼秒(频率草鱼100HZ)的计时脉冲作为一个比较精准的计时基准信号输入到0.01草鱼秒位计数器的时钟端;pork在设计中采用分频器把草鱼1000HZ草鱼的时钟信号

3、转换为草鱼100HZ草鱼的计时基准信号,鲤鱼其分频系数为草鱼10。草鱼草鱼 数码管动态显示:pork草鱼 草鱼草鱼草鱼草鱼草鱼七段数码管采用动态扫描的方式显示,鲤鱼扫描需要一个比较高频率的信号,鲤鱼本次设计选用草鱼1000HZ草鱼。草鱼为了得到草鱼1000Hz草鱼信号,鲤鱼必须对输入的时钟信号草鱼50MHZ草鱼进行分频。草鱼显示模块共用草鱼11草鱼个管脚,鲤鱼其中草鱼8草鱼个用于连接草鱼8草鱼个数码管的七段草鱼LED,鲤鱼还有草鱼3草鱼个管脚用于选择点亮哪个数码管,鲤鱼每隔很短的一段时间草鱼8草鱼个数码管交替点亮,鲤鱼依次循环,鲤鱼动

4、态显示,鲤鱼由于人眼的视觉残留,鲤鱼可以观察到连续的测量计数器的计数值。草鱼草鱼 草鱼草鱼草鱼草鱼草鱼上电后,鲤鱼八个数码管中左边四个显示自己的学号后四位,鲤鱼在运行过程中一直不变;pork右边四个显示计时时间,鲤鱼范围草鱼0000~9999,鲤鱼利用两个按钮草鱼S1、porkS2草鱼控制计时。草鱼草鱼草鱼 提高要求:pork草鱼 草鱼草鱼草鱼加入小数点,鲤鱼计时数码管显示范围草鱼00.00~99.99。草鱼草鱼草鱼草鱼 草鱼 草鱼 系统原理框图草鱼 13草鱼 草鱼 草鱼 段控,8位信号草鱼 草鱼 38译码器草鱼 草鱼 位控,3位信号

5、显示译码器草鱼 草鱼 草鱼 草鱼 模8计数器数据选择器草鱼 草鱼 草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼1000Hz草鱼 控制器5万分频器模10计数器草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 草鱼草鱼草鱼草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼

6、草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼100Hz草鱼 草鱼 10分频器草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼50MHz草鱼草鱼 草鱼 草鱼 草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼1000Hz草鱼 电路实现草鱼 13草鱼 功能模块草鱼 分频器(以10分频器为例)草鱼 (1)Verilog草鱼HDL语言程序草鱼 module草鱼fp1

7、0(草鱼 Clk,草鱼 Out草鱼 );pork草鱼 input草鱼Clk;pork草鱼 output草鱼Out;pork草鱼 reg草鱼Out;pork草鱼 reg草鱼[3:0]草鱼Cout;pork草鱼 reg草鱼Clk_En;pork草鱼 initial草鱼 Out<=0;pork草鱼 always草鱼@(posedge草鱼Clk草鱼)草鱼 begin草鱼 Cout草鱼<=草鱼(Cout草鱼==草鱼4'd10)草鱼?草鱼4'd0草鱼:草鱼(Cout草鱼+草鱼4'd1);pork草鱼 Clk_En草鱼<=草鱼(Cout草鱼>=草鱼

8、4'd5)草鱼?草鱼1'd1草鱼:草鱼1'd0;pork草鱼 13Out<=Clk_En;pork草鱼 end草鱼 Endmodule草鱼 (2)模块化电路草鱼 草鱼草鱼草鱼草鱼草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼(3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。