基于eda技术的智力抢答器

《基于eda技术的智力抢答器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、湖南工业大学EDA课程设计湖南工业大学智力竞赛抢答器学院电器与信息工程学院专业应用电子班级电子0821班学号08395202135学生姓名莫琪指导教师周维龙日期：2011.14—2011.1.11426湖南工业大学EDA课程设计目录摘要3关键词31引言41.1设计的目的41.2设计的基本内容42设计规划过程62.1智力竞赛抢答器的组成原理62.2抢答器模块的设计62.2.1鉴别锁存模块的设计72.2.2答题计时模块82.2.3计分电路模块102.2.4扫描显示模块133结束语154致谢155参考文献166附件17

2、26湖南工业大学EDA课程设计摘要本文所设计的抢答器是一种比较简易的抢答器，没有使用特别多的，复杂的元器件。它的以VHDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成：鉴别锁存电路、答题计时电路、计分电路以及扫描显示模块的电路。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。关键词VHDL；抢答器；时序控制；26湖南工业大学EDA课程设计1引言无论是在学校、工厂、军队还是益智性电

3、视节目,都会举办各种各样的智力竞赛,都会用到抢答器。目前市场上已有各种各样的智力竞赛抢答器,但绝大多数是早期设计的,以模拟电路、数字电路或者模拟电路与数字电路相结合的产品。这部分抢答器已相当成熟,但功能越多的电路相对来说就越复杂,且成本偏高,故障高,显示方式简单(有的甚至没有显示电路),无法判断提前抢按按钮的行为,不便于电路升级换代。本设计就是基于VHDL设计的一个智力竞赛抢答器尽量使竞赛真正达到公正、公平、公开。1.1设计的目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，了解并掌

4、握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对智力竞赛抢答器的设计，巩固和综合运用所学课程，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。本文采用经８输入与非门和非门后的反馈信号的高电平作为解锁存，用555定时器的模型来倒计时，同时以脉冲信号来控制加法器和减法器来控制抢答过程中的计分，应用二极管和数码显示管为主要部件来设计扫描显示器。通过课程设计深入理解VHDL语言的

5、精髓和掌握运用所学的知识，达到课程设计的目标。1.2设计的基本内容本文是设计的一个四路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个26湖南工业大学EDA课程设计模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器：（1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时电路处

6、于自锁状态，使其他组的抢答器按钮不起作用。（2）具有计分功能。在初始状态时，主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认，并给出倒计时计数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始计时，计至0时停止计数。（3）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。第三者组抢答完毕后，由主持人打分，答对一次加10分阶段，错则减10分。（4）扫描显示功能。在初始状态时，各组计分给出一个固定的值并将它扫描显示在屏幕上，当计分或者要显示的数据发生变化时，再次扫描并显示出来。26湖南工业大

7、学EDA课程设计2设计规划过程2.1智力竞赛抢答器的组成原理因为设计的是四路抢答器，所以系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。根据以上的分析，我们可将整个系统分

8、为四个主要模块：鉴别锁存模块,答题计时模块,计分电路模块,扫描显示模块。总系统框图如2.1所示。第四组……第一组扫描显示扬声器组别显示主持人复位时间到抢答信号计分电路答题计时电路第一信号输出第一信号鉴别,锁存加分复位减分图2.1系统框图2.2抢答器模块的设计抢答器中各个模块由VHDL实现后，利用EDA工具对各模块进行了26湖南工业大学EDA课程设计时序仿真（TimingS