恢不复余数法定点原码一位除法器的的设计--大学毕设论文.doc

《恢不复余数法定点原码一位除法器的的设计--大学毕设论文.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、沈阳航空航天大学课程设计报告目录学术诚信声明I第1章总体设计方案11.1设计原理11.2设计思路11.3设计环境2第2章详细设计方案32.1顶层方案图的设计与实现32.1.1创建顶层图形设计文件32.1.2器件的选择与引脚锁定42.1.3编译、综合、适配52.2功能模块的设计与实现62.2.1输入模块的设计与实现62.2.移位模块的设计与实现72.2.3加法器模块的设计与实现92.2.4相反补码模块的设计与实现102.3仿真调试11第3章编程下载与硬件测试133.1编程下载133.2硬件测试及结果分析13参考文献15附录（电路原理图）16-16-第1章总体设计方案1.1设计原理减交替法的实现

2、是当某一次求得的差值（余数Ri）为负时，不恢复它，继续求下一位的商，但用加上除数（+[—Y]补）的办法来取代（-Y）的操作，其他操作依然不变。（1）当余数为正时，商上“1”，求下一位商的办法是余数左移一位，再减去除数；（2）当余数为负数时，商上“0”，求下一位商的办法是余数左移一位，再加上除数。（3）这种方法不用恢复余数，但若最后一次上商为“0”，而又需要得到正确的余数，则在这最后一次仍需恢复余数。1.2设计思路课程设计的要求为：（1）采用定点原码一位除法器由一个除数寄存模块，一个被除数寄存模块，一个加法模块，一个移位模块，一个移位模块、一个商寄存模块，采用逻辑电路设计输入方式。（2）定点原

3、码一位除法器的顶层采用原理图设计输入方式。课程设计的思路为：（1）由于是不恢复余数法，所以需要修正余数为负的情况，所以原理图如图1.2：加法器加法器被除数除数求补器商寄存器余数寄存器-16-图1.2不恢复余数法一位除法器设计总框图1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区

4、、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。•COP2000集成调试软件COP2000集成开发环境是实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。（2）EDA环境•Xilinxfoundationf3.1设计软件Xilinxfoundationf3.1是Xilinx公司的可编程期间设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、Log

5、iBLOX模块生成器、Xilinx内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进行检验，并详尽分析各个时序限制的满足情况。-16-第2章详细设计方案2.1顶层方案图的设计与实现顶层方案图是实现两个六位二进制数的定点原码一位除法器的的逻辑功能，采用原理图设计输入方式完成。在完成原理图的功能设计后，把输入和输出信号在Xilinx软件上

6、完成。2.1.1创建顶层图形设计文件顶层图形文件的设计实体两个六位的二进制数输入端、一个功能使能端、一个数据清零端和一个脉冲控制端，一个六位余数输出端、一个四位商输出端和一个两位符号位输出端组装而成的一个完整的设计实体。除法器的设计采用自顶向下的设计思路和自底向上的实现思想。除法运算作为顶层模块，顶层图形文件结构如图2.1所示：图2.1顶层图形文件结构图-16-2.1.2器件的选择与引脚锁定（1）器件的选择由于硬件基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。（2）引脚锁定把顶层图形文件中的被除数A[0:5]为六位

7、输入信号，除数B[0:5]为六位输入信号，时钟脉冲CLK、电路使能端CE和清零端CLR各占一位管脚；所得的商SHANG[0:4]占有五位信号，余数YUSHU[0:5]占六位信号，把顶层图形文件中的输入和输出信号安排到XlinxXCV200芯片指定的引脚上去，实现芯片的引脚锁定，。对应关系如表2.1所示：图形文件中的输入/输出信号XCV200芯片引脚信号GRDP50ZCLOCKP213FJWP47CLRP49V