电子技术课程设计---智力竞赛抢答器电路设计

《电子技术课程设计---智力竞赛抢答器电路设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、电子技术课程设计（自动化10级）智力竞赛抢答器电路设计学生姓名学号院系工学院电气与信息工程系专业自动化指导教师填写日期2012-06-2813目录1.设计任务与要求32.元器件介绍32.1主要元器件介绍32.2其他元器件介绍83.硬件电路各环节设计93.1抢答器部分93.2计时器部分94.整体电路仿真及实物制作125.总结与体会126.致谢1313一、设计任务与要求：任务：设计一个8路智力竞赛定时抢答器。要求：１．可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0～I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0～S7。２．给节目主

2、持人设置一个控制开关S，用来控制系统的清零和抢答的开始。３．抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。４．抢答器具有定时抢答功能，且一次抢答的时间为20秒，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示。５．参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。６．如果定时抢答的时间已到，却没有

3、选手抢答时，则本次抢答无效，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。二、元器件介绍：2.1主要芯片介绍：（1）74LS373为三态输出的八D透明锁存器，　当三态允许控制端OE为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，Q0～Q7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电平时，D被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。1374LS373（2）74LS148为8线－

4、3线优先编码器，74LS148工作原理如下：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低

5、位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。

6、例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理1374LS148（3）74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，1374LS48(4)共阴极数码管引脚图如下：（5）74LS192具有下述功能：①异步清零：CR=1，Q3Q2Q1Q0=0000②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0③保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态④加计数：CR=0,LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律

7、计数⑤减计数：CR=0,LD=1，CPU=1，CPD=CP，Q3Q2Q1Q0按减法规律计数1374LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。74LS192（6）它的各个引脚功能如下：　　1脚：外接电源负端VSS或接地，一般情况下接地。　　8脚：外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。一般用5V。

8、　　3脚：输出端Vo　　2脚：低触发端