世界极薄铜箔的发展现状

《世界极薄铜箔的发展现状》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、世界极薄铜箔的发展综述（上）祝大同极薄铜箔是电子铜箔中属于高尖端、高性能的一类铜箔，它的制造技术即有着独有的特点，又有将当前电子铜箔最高水平的技术汇集于其一身。这类铜箔产品制造技术在目前世界上只有少数几家日本企业所拥有、所垄断，在我国铜箔业界还未见到有哪个企业能生产出真正概念上的这类铜箔产品。这也是我国铜箔业界所需要今后努力攻克的。目前在国内铜箔业界，有些人士对极薄铜箔的概念存在着模糊、错误的认识。如认为，极薄铜箔的主要应用市场是锂离子电池；还有的认为，它在HDI多层板中未来使用将成为一种潮流，由此也夸大了它的未来市场发展空

2、间；还有的认为极薄铜箔就是将它“做薄”就行（其实不然它的制造技术除将其做得很薄以外，还包括着它的剥离层、载体的形成技术，以及特殊的表面处理技术等）。因此，我们很需要对这类电子铜箔的市场更准确、更客观的认识，对它的技术发展现状有更深入的了解。为此，笔者撰写此文，以助读者对极薄铜箔的市场、技术及现有厂家的产品有更多的了解。1．极薄铜箔的定义极薄铜箔（ultrathincopperfoil）是指厚度在9μm及其以下的印制电路板用铜箔（极薄铜箔又被称为“超薄铜箔”）。在2009年新颁布的IPC-4101C标准中，涉及极薄铜箔范围的品

3、种有两种规格，即箔的代号为Q（9μm）和E（5μm），对它的厚度规定如见表1所示。13表1IPC-4101C中规定的极薄铜箔规格箔的代号一般行业内通称公制英制单位面积质量（g/m2）标称厚度（μm）单位面积质量(oz/ft2)单位面积质量（g/254in）标称厚度(10-3in)E5μm45.15.10.1487.40.20Q9μm75.98.50.24912.50.34（摘自IPC-4101C的表1-2“CopperFoilWeightandThickness”内容）由于极薄铜箔在拿取上的困难，因此一般它都复合有载体作为支

4、撑。载体的种类有金属箔(铜箔、铝箔)、有机薄膜等。由于它目前产品形式很大部分都以带有载体的薄铜箔，因此有的文献中将它称为附有载体的铜箔。PCB用极薄铜箔一般是由电解或压延生产制造出。并以采用电解方法制造出的铜箔品种为绝大多数。无论是极薄电解铜箔，还是极薄压延铜箔都属于高性能、高附加值的电子铜箔。2极薄铜箔的需求市场2.1极薄铜箔在PCB制造技术发展中的需求20世纪90年代起整机电子产品更加朝着轻、薄、小型化方向发展，产品的形式更多的采用了可携带型、高功能型。这些电子产品的电子安装也更加高密度化。这就需要IC封装及PCB产业的

5、产品及制作工艺上，也都向着轻薄短小的目标看齐，其必备的要素即为细线化、高密度化、薄化及高可靠化，而要达到此要件的首要目标之一是作为PCB导电层的铜箔去实现超薄化。铜箔的薄型化，不仅是为了满足PCB的细线化、高密度化、薄层化的要求，还是为了适应PCB的高可靠性的要求。2.1.1采用薄形化铜箔对应微细线路发展1320世纪90年代起整机电子产品更加朝着轻、薄、小型化方向发展，产品的形式更多的采用了可携带型、高功能型。这些电子产品的电子安装也更加高密度化。这就需要IC封装及PCB产业的产品及制作工艺上，也都向着轻薄短小的目标看齐，其

6、必备的要素即为细线化、高密度化、薄化及高可靠化，而要达到此要件的首要目标之一是作为PCB导电层的铜箔去实现超薄化。铜箔的薄型化，不仅是为了满足PCB的细线化、高密度化、薄层化的要求，还是为了适应PCB的高可靠性的要求。在采用半加成法生产PCB工艺中，随着线路的间距、线宽做得更细就需求它的铜层要更薄。图1所示了高密度布线PCB的导线宽度与铜层厚度之间的关系。从图1中可以看出，如果形成的导线宽度/导线间距（L/S）为75μm/75μm的话，那么所允许的全铜层（包括铜箔和电镀铜）的厚度为27μm.采用加成法制作图形工艺在导通孔形成

7、后，在存留铜箔（导电图形）上及导通孔孔壁上，同时电镀一层铜层（以达到与导通孔的可靠性连接）。若镀铜层为15μm厚，那么所要求使用的铜箔的最大厚度为12μm左右。也由此看出，实现L/S为50μm/50μm以下的高密度PCB的情况，就需采用5μm以下的极薄铜箔。图1导线间距与允许全铜层厚度的关系2.1.2采用极薄铜箔有利于克服线路蚀刻加工中出现的侧蚀问题制作PCB的微细线路方面，保证其高可靠性的一个重要方面是，避免微细线路之间发生连接，这样就造成短路问题。因此微细线路的制作更追求它的“形方线直”。“形方”是指线路的横剖面要呈现接

8、近方形。评价这一工艺性能的项目，主要是“蚀刻因子”(etchingfactor)。蚀刻因素与铜箔厚度、导线图形底部宽度及导线图形顶部宽度有关，其关系公式为：Ef=2H/(B-T)13(式中，H表示铜箔厚度，B表示导线图形底部宽，T表示导线图形顶部宽)，当蚀刻因子值低，就表明线路横剖面呈现的