基于usb的高速隔离数据采集系统设计

《基于usb的高速隔离数据采集系统设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于USB的高速隔离数据采集系统设计

2、第1...lunouseg(this)">　　②连续触发模式　2个比较器一个用于激活触发探测器，另一个用于产生触发信号。当输入信号越过一个比较器设定的电平，令一个比较器被激活。当信号同次越过另一个比较器设定的电平时，触发信号产生。如图2所示。这种触发方式可以消除噪声及高频成分的干扰。500)this.style.ouseg(this)">　　③窗口触发模式　2个比较器设定2个电平，限制触发区域。其中一个电平为触发电平，另一个为取消触发电平。如图3所示，当信号正向越过触发电平进入窗口时，激活触发探测器；同次又越过取消触发电平，则不产生触发信号，否则将

3、产生触发信号。这种触发模式对监测周期信号的峰值变化非常有用。500)this.style.ouseg(this)">2．2　数据存储　　高速数据采集系统的数据写入是连续循环的方式，可以根据采样速度和深度灵活应用不同的存储方案。通常有以下几种选择：（1）采用DMA方式与高速SRAM　　依靠单片机程序控制，每次传送数据都需要CPU执行若干条指令，因而传输速率受CPU指令运行速度的限制。存储器与CPU在DMA控制器控制下，直接传送数据而不通过CPU，数据的传输速度取决于DMA控制器的速度。同时高速的SRAM的读写时间可达几个纳秒或十几个纳秒。完全可以满足高速采样的要求。但这种方案不能进行实时

4、传输。（2）采用双端口存储器　　　其优点是数据写入与数据读出可各占用一个端口，可同时对同一个芯片进行读和写的操作。但这种方案在实时采样传输的系统中，要求数据写入与数据读出的速度必须一致。若二者速度不一致，会导致读出的数据不连续，使采样数据失真。（3）采用先入先出（FirstInFirstOut）存储器　　　他的特点是在同一个芯片里的同一个存储单元有2个端口，一个是输入口，只负责数据的写入；另一个是输出口，只负责数据的输出。在对FIFO存储器进行读写操作时不需要地址线寻址，他是按照一种环形结构，并根据先入先出的次序存放数据。只要FIFO存储器没有被写满，就可以连续写入。存储器存储单元中的

5、数据会一直保存到他被读取，一旦读取将自动消失。这样就可解决上述速度不一致的问题。但FIFO缺点是容量不是很大，且价格昂贵。2．3　数据传输　　在分布式的数据采集系统中，传统的总线如RS232，RS485的传输速度是不能满足高速的系统性能要求，而现场总线的成本又较高。USB技术是一种能满足各方面要求的选择。2．3．1　USB概述　　USB是目前发展非常迅速的一项技术。他是一种计算机系统连接外围设备的标准输入／输出接口。将外设接入时USB接口是优先的选择，他有许多其他接口难以比拟的优点：　　①传输速度快　USB支持3种信道速度，低速的1．0版本支持1．5Mb／s，全速的1．x版本为12Mb

6、／s，2．0的高速传输速率可达的480Mb／s。可根据应用场合的不同灵活选用不同的速度。　　②不需外接电源　USB接口包含＋5V的电源线与地线。可从集线器获得500mA以下的电流。　　③低成本　USB接口比起以前的接口复杂，但他的组件与电缆都不贵。与以前的接口相比成本甚至更低。　　④有弹性　USB拥有4种不同的传输类型，控制、中断、批量和实时传输。无论交换数据量大还是小，还是有无时效的限制，都有合适的传输类型。　　⑤容易使用　当USB设备连接到计算机，otorola公司的MC68系列，尤其突出的是Cypress公司，他们生产的USB单片机从低速、全速到高速非常全面，并且根据需要选用I／

7、O口数目、RAM大小不同档次的芯片。这种方法硬件设计较简单，但是带USB接口的单片机的开发系统与普通单片机的开发系统不兼容，需要购买新的开发系统，投资较大。3　数据采集硬件设计　　该数据采集系统所需要的采样的数据是由触发信号产生的时刻决定的，因此不必采用实时采样传输的方式，不断的传送大量无用的数据到上位机；而宜采用采集到的数据在现场设备的存储器中循环存储，等待触发信号的来到，记录有用数据，再根据上位机的指令，传输数据。　　根据上述指标，2个数据间的间隔为50ns，所以从AD输出数据到存储完成的全过程的时间要小于50ns。由于AD转换器是12b的，使用16b的存储器是可行的。ISSI公司

8、的IS61LV51216是512k×16b高速静态异步RAM，其写入周期最短的只有8ns，完全符合要求。　　同时以普通的单片机控制读写是难以完成的。因此必须使用特殊的存储方法，如分时存储、DAM方式等。分时存储硬件电路结构比较复杂，且灵活性差。若采用CPLD器件，以ISP技术编写DMA控制器，无论从时间要求、电路复杂程度、调试修改的灵活性都是极佳的选择。如图5所示。CPLD在本系统中作为DMA控制器，他的时钟与AD的同步，当AD转换器开始工作，