西安交通大学数电实验报告

《西安交通大学数电实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、西安交通大学数电实验报告总结......................................................................12七.结束语.........................................................................13八.参考资料…………………………………………………………….13一、实验目的电子技术专题实验是对“数字逻辑”课程内容的全面、系统的总结、巩固和提高的一项课程实践活动。根据数字逻辑的特点，选择相应的题目，在老师的指导下

2、，由学生独立完成。目的是通过实验使学生掌握数字逻辑电路设计的基本方法和技巧，正确运用QuartusⅡ软件及实验室多功能学习机硬件平台，完成所选题目的设计任务，并掌握数字逻辑电路测试的基本方法，训练学生的动手能力和思维方法。通过实验，一方面提高运用数字逻辑电路解决实际问题的能力，另一方面使学生更深入的理解所学知识，为以后的计算机硬件课程的学习奠定良好的基础。让学生在对于数字电路知识的掌握与运用中将理论与实际结合，更好的进行数字电路知识的理解和学习。根据题目要求的功能，独立完成电路设计及实验调试，培养自己独立思考、独立解决问题的能力按照数字系统的

3、设计方法，根据题目功能要求，先设计出总体电路框图，对每个功能模块电路独立设计调试，然后再把各个功能模块电路综合、连接在一起调试；每个功能模块电路可以采用电路原理图设计实现，也可以采用HDL实现。记录并保存好自己的电路设计文件数据和实验波形数据，任务完成后老师要检查验收电路功能实现情况，并结合实际电路提问答辩；二、项目设计概要1.设计实现的流程设计一个综合性的计时系统，要求能实现时、分、秒及计数等综合计时功能，同时将计时结果通过8个七段数码管显示，并且可通过两个设置键，对计时系统的有关参数进行调整。。2.整体设计概述整个电子时钟分为三个主功能模

4、块：总控制电路、电子钟计时电路和拓展电路。总控模块负责控制整个系统的运行：系统的启动/关闭、产生电子钟时/分/秒的设置的控制信号和清零功能。电子钟和秒表模块中分别包括两者的时间计时和显示功能电路。；电子钟计时电路包括时/分/秒计时和显示功能，其中时为24进制，分和秒都为60进制；拓展电路包括整点报时功能，在59秒时能够驱动蜂鸣器发声，在实际电路中用LED灯来代替蜂鸣器实现整点报时。通过观察LED灯的闪烁情况，来测试具体的整点报时情况。3.项目设计特点电子系统的设计都采用模块化的处理方法，首相将项目不断细分为不同的模块，事先制定了模块间的接口方

5、案，使各个模块之间协同合作，设计师将显示功能内嵌于子模块中，总控模块可分别与之连接组成一个分系统，便于调试。在最终整合时，我们也只需要将两个模块中的显示电路合二为一即可。三、系统设计方案1.系统功能模块设计示意图：2.总控制电路电子钟计时电路设计输入包括：输出包括：3.系统整体逻辑电路图：部分截图篇二：西安交大数电数字钟实验报告西安交通大学数字电子技术实验报告数字钟设计姓名：**学院：**学院班级：**22学号：212******5一、实验名称基于VerilogHDL设计的多功能数字钟二、试验任务及要求实验要求以VerilogHDL语言为手段

6、，设计多功能数字钟。多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。在实验中为了显示与编写方便，该设计采用一个位24位二进制码[23:0]t记录时间，每四位记录一个数，从高到低分别为时针十位、时针个位、分针十位、分针个位、秒针十位、秒针个位。实验中由于七段码管是扫描的方式显示，所以虽然时钟需要的是1Hz时钟信号，但是

7、扫描需要一个比较高频率的信号，因此为了得到准确的1Hz信号，必须对输入的系统时钟50Mhz进行分频。关于调整时间功能，该设计采用四个按钮调整对应位的数值，从而调整时间。三、实验条件该实验以VerilogHDL语言为手段，以XilinxISEDesignSuite13.4_1软件实现源程序的综合与仿真，并用BASYS2开发板作为目标器件。四、设计过程1.列写多功能数字钟设计--层次结构图2.拟定数字钟的组成框图，在XilinxISEDesignSuite13.4_1软件中，使用Verilog语言输入，采用分层次分模块的方法设计电路；3.设计各单

8、元电路并进行仿真；4.对数字钟的整体逻辑电路图，选择器件，分配引脚，进行逻辑综合；5.下载到Basys2实验平台上，实际测试数字钟的逻辑功能。五、Verilog代码