第3章 逻辑门电路资料

第3章 逻辑门电路资料

ID:10026927

大小:964.00 KB

页数:12页

时间:2018-05-21

第3章 逻辑门电路资料_第1页
第3章 逻辑门电路资料_第2页
第3章 逻辑门电路资料_第3页
第3章 逻辑门电路资料_第4页
第3章 逻辑门电路资料_第5页
资源描述:

《第3章 逻辑门电路资料》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、3逻辑门电路3.1MOS逻辑门电路3.1.2求下列情况下TTL逻辑门的扇出数:(1)74LS门驱动同类门;(2)74LS门驱动74ALS系列TTL门。解:首先分别求出拉电流工作时的扇出数NOH和灌电流工作时的扇出数NOL,两者中的最小值即为扇出数。从附录A可查得74LS系列电流参数的数值为IOH=0.4mA,IOL=8mA,IIH=0.02mA,IIL=0.4mA;74ALS系列输入电流参数的数值为IIH=0.02mA,IIL=0.1mA,其实省略了表示电流流向的符号。(1)根据(3.1.4)和式(3.1.5)计算扇出数74LS系列驱动同类门时,输出为高

2、电平的扇出数输出为低电平的扇出数所以,74LS系列驱动同类门时的扇出数NO为20。(2)同理可计算出74LS系列驱动74ALS系列时,有所以,74LS系列驱动74ALS系列时的扇出数NO为20。3.1.4已知图题3.1.4所示各MOSFET管的=2V,忽略电阻上的压降,试确定其工作状态(导通或截止)。解:图题3.1.4(a)和(c)的N沟道增强型MOS,图题3.1.4(b)和(d)为P沟道增强型MOS。N沟道增强型MOS管得开启电压VT为正。当<VT时,MOS管处于截止状态;当≥VT,且≥(—VT)时,MOS管处于饱和导通状态。对于图题3.1.4(a),

3、=5V,=5V,可以判断该MOS管处于饱和导通状态。对于图题123.1.4(c),=0V<VT,所以MOS管处于截止状态。P沟道增强型MOS管得开启电压VT为负。当>VT时,MOS管处于截止状态;当≤VT,且≤(—VT)时,MOS管处于饱和导通状态。对于图题3.1.4(b),=0V>﹣2V,该MOS管处于截止状态。对于图题3.1.4(d),=-5V,=﹣5V,可以判断该MOS管处于饱和导通状态。3.1.5为什么说74HC系列CMOS与非门在﹢5V电源工作时,输入端在以下四种接法下都属于逻辑0:(1)输入端接地;(2)输入端低于1.5V的电源;(3)输入端

4、同类与非门的输出低电压0.1V;(4)输入端接10kΩ的电阻到地。解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:VOL=0.1V,VIL=1.5V。因此,有:(1)=0<VIL=1.5V,属于逻辑0。(2)<1.5V=VIL,属于逻辑0。(3)=0.1V<VIL=1.5V,属于逻辑0。(4)由于CMOS管得栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即<0.01V<VIL=1.5V,故亦属于逻辑0。3.1.6试分析图题3.1.6所示的电路,写出其逻辑表达式,说明它是说明逻辑电路?解:该电路由两部分组成,

5、如图题3.1.6所示,细线左边为一级与非门,虚线右边组成与或非门,其中T1N和T2N并联实现与功能,两者再与T3N串联实现或功能。与非门的输出。与或非门的输出L为12该电路实现同或功能。3.1.6求图题3.1.7所示电路的输出逻辑表达式。解:图题3.1.7所示电路中,实现与功能,即,而,所以输出逻辑表达式为。3.1.8用三个漏极开路与非门74HC03和一个TTL与非门74LS00实现图题3.1.7所示的电路,已知CMOS管截止时的漏电流IOZ=5uA,试计算RP(min)和RP(max)。解:第一级的两个与非门和一个非门用漏极开路与非门74HC03组成,

6、第二级的与非门用TTL与非门74LS00实现。从附录A查得74HC系列的参数为:VOL(max)=0.33V,IOL(max)=4,VOH(min)=3.84V;74LS系列的参数为:IIL(max)=0.4mA,IIH(max)=0.02mA。因为三个漏极开路门的公共上拉电阻RP的下端74LS00的一个输入端,即:在灌电流情况下,求出RP的最小值:12在拉电流情况下,求出RP的最大值3.1.9.图题.3.1.9表示三态门作总线传输的示意图,图中n个三态门的输出接数据传输总线,D1、D2、…、为数据输入端,CS1、CS2、…、为片选信号输入端。试问:(

7、1)CS信号如何进行控制,以便数据D1、D2、…、通过该总线进行正常传输;(2)CS信号能否有两个或两个以上同时有效?如果CS出现两个或两个以上有效,可能发生什么情况?(3)如果CS信号均无效,总线处在什么状态?解:(1)根据图题3.1.9可知,片选信号CS1、CS2、…、为高电平有效,当=1时,第个三态门被选中,其输入数据被送到数据传输总线上。根据数据传输的速度,分时地给CS1、CS2、…、端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上。(2)CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突。即总线不能同时既为0

8、又为1。(3)如果所有CS信号均无效,总线处于高阻状态。3.1.10某厂生产的双

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。