燕山大学eda课程设计游戏机

《燕山大学eda课程设计游戏机》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一、设计题目及要求1、设计题目：游戏机。2、题目要求：用三位数码管显示0—7之间的数码，按下按钮，三个数码管循环显示，抬起按钮，显示停止，当显示内容相同时，为赢。*具体附加要求：（1）三个数码管循环显示的速度不同；（2）停止时的延迟时间也要不同；（3）如果赢了游戏时，要有数码管或LED的花样显示或声音提示。二、设计过程及内容（包括总体设计的文字描述，即由哪几个部分构成的，各个部分的功能及如何实现方法；主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多）1、总体设计思路及描述：总体的LED课程设计，我设计应用了7个模块：分频模块、延时模块、计数模块、扫描

2、模块、比较模块、蜂鸣模块、发光二极管显示模块。总体说明如下：（1）总输入脉冲和总开关：对于总体的输入端，我设计了总脉冲输入和两个开关（开关控制高低电平，高电平表结束，低电平表开始）：start（即延时模块开关）和start1（总脉冲开关及计数模块清零开关）。（2）计数模块：因为题目要求三个数码管要分别显示0~7之间的数码，因此我选用了T触发器和74160来组成三个计数模块，分别实现三个数码管0~7的循环显示功能及给出停止信号后的计数器对当前数据的保持功能。（3）分频模块：因为电路要实现三个数码管不同的循环显示速度，因此，我选用74161来构成两个分频模块：fengpin1（

3、由两个74161计数器组成）和fenpin2（由一个74161计数器组成），从而将试验箱的总脉冲频率变为所需要的三个不同频率输出，并分别当做三个计数模块的不同脉冲工作信号，使三个计数模块中计数器的工作周期不同，最终实现三个数码管不同的循环显示速度。（4）延时模块：由于题目要求三个数码管显示的停止延时时间不同，所以我选用了D触发器和74161计数器来组成延时模块。通过D触发器（D端接高电平）的置一和清零功能以及74161的计数功能，来实现对延时开关信号的延时功能。由于三组延时模块中74161组成的E计数器的计数值不同，从而实现了对相同延时开关信号的不同时间长度的延时，再分别接

4、向三个计数模块，来实现停止延时时间的不同。10（5）扫描模块：因为最终的显示结果要在三个数码管上显示，而实验箱只提供了三个地址端接口和八个公共数据输入端，所以需要用74160计数器实现对三个地址端的循环输入；用74153双四选一选择相应的数据输出，经7448译码输入到八个公共数据输入端（dp端未接入）。（6）比较模块：由于需要对三个显示数据进行比较，输出结果输入到蜂鸣和发光二极管显示模块中，以便对结果产生不同的判断显示，因此，选用两个7485数据比较器对三个数据结果两两比较。（7）蜂鸣模块：若最终三个数据显示结果相同则要有3秒的蜂鸣显示，所以选用三个74160构成549进制

5、计数器，输出结果和比较模块输出结果结合相应门电路来产生相应的蜂鸣控制信号。（8）发光二极管显示模块：若最终三个数据显示结果不同，则要有发光二极管的花样显示，因此选用9个D触发器输入输出依次相接，比较模块输出结果和工作脉冲脉冲信号通过相应门电路连接成D触发器边沿触发工作信号，每个D触发器的输出Q端接触相应的发光二极管控制信号。*总体设计电路图如下：电路总图*总电路仿真结果如下：101、各个模块详细解析：（1）分频模块：分频模块主要由74161构成，74161为四位二进制计数器，按照同步置位方式连接使计数器按相应进制循环输出（fenpin1模块为两个74161串接形成256进制

6、，fenpin2模块由一个74161计数器形成16进制，fenpin1256进制输出端接fenpin2的输入脉冲端）。因为其输出端高地位输出频率不同，故选取三个不同的输出端，其分别被分频为总的工作时钟脉冲的1/256、1/1024、1/2048，并且分别输出到三个计数模块中作为其相应工作脉冲，由于三个计数模块中计数器的工作脉冲周期不同，从而实现三个数码管不同的循环显示速度。*分频模块电路图如下（由于两个分频模块类似，故只列举fenpin1模块）：10*仿真图如下：（2）延时模块：延时模块主要由D触发器和74161构成，延时开关通过反相器与D触发器边沿脉冲输入端相连，7416

7、1组成的计数器的输出端经反相器，分别与D触发器的RD’端相连和Q输出端相与，如下图电路连接所示，当延时开关处于高电平时，延时模块的最终输出亦为高电平；当延时开关变为低电平后，经反相器，会向D触发器输入一个上升沿将其触发，由于D端接高电平，则Q端将被置为1，同时，由于Q与计数器的使能端相连，使得计数器开始工作，当计数器计数到所设定的值时，输出端经反相器输出低电平，一方面，低电平输入到D触发器和计数器的异步清零端，使得Q端被清为零，计数器使能端为低电平，停止计数工作；另一方面，也使得延时模块最终输出为低电平，达到了模块