可控制循环灯设计

可控制循环灯设计

ID:9025942

大小:1.03 MB

页数:11页

时间:2018-04-15

可控制循环灯设计_第1页
可控制循环灯设计_第2页
可控制循环灯设计_第3页
可控制循环灯设计_第4页
可控制循环灯设计_第5页
资源描述:

《可控制循环灯设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、<<微机原理>>课程设计姓名:纪乐学号:12013241906专业:通信工程班级:2013级1班指导老师:李萍学院:物理电气信息学院完成日期:2015年12月8日<<微机原理>>课程设计可控制循环灯设计一.设计内容本次设计实验用LED作为中断显示器,在我的课程设计过程中需要使用八个LED灯,先对8059初始化,开始第一个灯亮,有中断时按下开关第二个灯亮,依次循环亮。二.设计目的1、了解可控制循环灯的工作原理。2、掌握可控制循环灯编程方法和芯片8259的逻辑功能及使用方法。3、掌握一定的汇编语言知识,培养自己的动手操作能力。4、学习程序设计的基本思路和方法三.设

2、计原理1.8086的简介Intel8086拥有四个16位的通用寄存器,也能够当作八个8位寄存器来存取,以及四个16位索引寄存器(包含了堆栈指标)。资料寄存器通常由指令隐含地使用,针对暂存值需要复杂的寄存器配置。它提供64K8位元的输出输入(或32K16位元),以及固定的向量中断。大部分的指令只能够存取一个内存位址,所以其中一个操作数必须是一个寄存器。运算结果会储存在操作数中的一个寄存器。2.8086的结构8086引脚图8086具有两种不同工作方式,即最小模式和最大模式。若把MN/MX#引脚连至电源+5V,则为最小模式。若把它接地,则处在最大模式。在最小模式中引

3、脚定义AD15~AD0(AddressDataBus):16位地址/数据总线,分时复用。传输地址时三态输出,传输数据时三态双向输入/输出。在总线周期T1状态,CPU在这些引脚上输出存储器或I/O端口的地址、在T2~T4状态,用来传送数据、在中断响应及系统总线“保持响应”周期一,AD15~AD0被置成高阻状态。1<<微机原理>>课程设计A19/S6~A16/S3(Address/Status):地址/状态线,三态,输出,分时复用。在T1状态作地址线用,A19~A16与A15~A0一起构成20位物理地址,可访问存储器1M字节。当CPU访问I/O短口时,A19~A1

4、6为“0”、在T2~T4状态作状态线用,S6~S3输出状态信息。BHE/S7(BusHighEnable/Status):高8位数据线允许/状态信号,三态输出,低电平有效。16位数据传送时在T1状态,用BHE指出高8位数据总线上数据有效,用AD0地址线指出低8位数据线上数据有效。在T2~T4状态S7输出状态信息,在“保持响应”周期被置成高阻状态。MN/MX(Minimun/Maximun):最小/最大工作模式选择信号,输入。当MN/MX接+5V时,CPU工作在最小模式,当MN/MX接地时,CPU工作在最大模式。RD(Read):读选通信号,三态,输出,低电平有

5、效。由M/IO信号区分读存储器或I/O端口,在读总线周期的T1、T2、TW状态,RD为低电平。在“保持响应”周期,被置成高阻状态。WR(Write):写选通信号,三态,输出,低电平有效。由M/IO信号区分写存储器或I/O端口,在读总线周期的T1、T2、TW状态,WR为低电平。在DMA方式时,被置成高阻状态。M/IO(Memory/InputandOutput):存储器或I/O端口控制信号,三态,输出。M/IO信号为高电平时,表示CPU正在访问存储器,信号为低电平时,表示CPU正在访问I/O端口。一般在前一个总线周期的T4状态,有效,直到本周期的T4状态为止。在

6、DMA方式时,M/IO置为高阻状态。ALE地址锁存允许信号,输出,高电平有效。READY(Ready):准备就绪信号,输入,高电平有效。在T3状态结束后CPU插入一个或几个TW暂停状态,直到READY信号有效后,才进入T4状态,完成数据传送过程。RESET(Reset):复位信号,输入,高电平有效。CPU收到复位信号后,停止现行操作,并初始化段寄存器DS、SS、ES,标志寄存器PSW,指令指针IP和指令队列,而使CS=FFFFH。RESET信号至少保持4个时钟周期以上的高电平,当它变成低电平时,CPU执行重启动过程,8086/8088将从地址FFFF0H开始执

7、行指令。INTR(InterruptRequest):可屏蔽中断请求信号,输入,电平触发,高电平有效。当外设接口向CPU发出中断申请时,INTR信号变成高电平。INTA(InterruptAcknowledge):中断响应信号,输出,低电平有效。在中断响应总线周期T2、T3、TW状态,CPU发出两个INTA负脉冲,第一个负脉冲通知外设接口已响应它的中断请求,外设接口收到第二个负脉冲信号后,向数据总线沙锅内放中断类型号。NMI(Non—MaskableInterruptRequest):不可屏蔽中断请求信号,输入,边沿触发,正跳变有效。此类中断请求不受中断允许标

8、志位IF的影响,也不能用软件进行屏蔽。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。