脉冲占空比测试仪制作_设计报告

《脉冲占空比测试仪制作_设计报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、设计报告课题：脉冲占空比测试仪制作设计者：指导老师：日期：目录1．系统设计41.1设计要求41.1.1基本要求41.1.2发挥部分42.总体设计方案52.1设计思路52.2方案论证比较62.2.1锁相倍频产生的设计方案论证与选择62.2.2触发定时器设计方案论证与选择63．单元电路设计73.1.锁相倍频器73.1.1工作原理分析73.1.2电路参数计算83.2触发定时电路83.2.1工作原理分析83.2.2参数器件选取93.3计数储存电路93.3.1工作原理分析93.4译码驱动显示电路103.4.1工作原理

2、分析103.4.2参数器件选取104.测试方法与数据114.1调试方法与问题114.1.1调试方法114.1.2调试的问题与解决方案114.2数据处理124.3数据测量图片记录124.3.1占空比测量134.3.2HCF4046相关波形记录154.3.3.555定时器相关波形记录164.4数据分析结果175．参考文献176.附录186.1芯片介绍186.1.1锁相环4046186.1.2计数器-74LS90196.2电路工作原理6.3电路PCB图216.4实物图正反面21脉冲占空比测试仪摘要：介绍一种测量占

3、空比方法，该电路主要由锁相环、100进制加法器、触发定时、锁存译码驱动和数码显示等组成。由锁相环和100进制加法器组成倍频器，将倍频的脉冲经过另外一个100进制加法器统计正脉冲的频率个数储存在寄存器。用触发定时器控制寄存器输出到译码器，再由译码器驱动数码管显示，显示的数据即为占空比。该方法直接在电路上可以读出占空比，不必用专门仪器去测量。关键词:锁相环锁相倍频脉冲占空比1．系统设计1.1设计要求1.1.1基本要求（1）量程：0—99%，显示器最大显示数为99（即99%），误差绝对值均小于1%；（2）分频率：

4、1%；（3）被测信号频率范围：2Hz—5KHz；电源电压：+5V；（5）触发-定时电路的暂态时间由电阻R和电容C决定，其选值应保证数码管显示的读数不出现闪烁现象。1.1.2发挥部分（1）增加脉冲周期测量，周期（频率）误差绝对值小于1%；（2）增加超频报警功能、其他。2.总体设计方案2.1设计思路根据题目要求触发定时器被测信号系统部分划分为锁相倍频，触发定时，计数存储，译码驱动显示四个部分。2.2方案论证比较2.2.1锁相倍频产生的设计方案论证与选择方案一：直接模拟频率合成技术相干合成方法是用一个晶体参考频率

5、源，然后经过分频、混频和倍频来得到各种频率信号，输出频率的稳定度和精度与参考频率相同；非相干合成方法是用多个晶体参考频率源，然后把这些参考频率信号经过加减乘除来得到各种频率信号。方案二：基于锁相环（PLL）的频率合成技术锁相环主要由鉴相器、低通滤波器和压控振荡器组成；鉴相器通过比较压控振荡器的输出信号和参考信号而产生相位控制信号，再经过低通滤波器后就直接去控制压控振荡器的输出，然后采用频率选择开关通过改变分频比来控制压控振荡器的输出信号频率。若在锁相环中插入数字分频器和数字鉴相器，即成为数字锁相环；数字锁相

6、频率合成技术是目前的主流技术。方案三：DDS（直接数字合成）技术采用数字化技术，通过控制相位的变化速度来直接产生各种频率的信号。在带宽、频率分辨率、频率转换时间、相位连续性（相位变化连续）、调制输出（对输出信号易实现多种调制）和集成化等方面，都远远超过传统的频率合成技术。但是DDS技术把幅度和相位信息也都用数字量表示，故将会产生量化精度和量化噪音，从而造成输出信号的幅度失真和相位失真，使得DDS的输出信号杂散较大（杂散频率多）；同时DDS的输出信号频带有限（为了有效分开输出频率和镜像频率，最高频率应该<0.

7、5fs，更高的fs要求器件的工作频率更高），这是限制DDS技术发展的主要问题之一。比较上面三种方案，选择第二种方案。2.2.2触发定时器设计方案论证与选择方案一：用555接成单稳态定时器由集成电路定时器555与RC组成的单稳态作为时间标准信号源。根据555定时器接成单稳态，采用如图所示电路。暂稳态时间即为标准时间。图2单稳态电路方案二:用石英体振荡器石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易高调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动和电场互为因果，这种循环

8、过程一直持续到晶体的机械强度限制时，才达到最后的稳定，这种压电谐振的频率就是晶体振荡的固有频率。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。比较以上两种方案，选择方案一。3．单元电路设计3.1.锁相倍频器3.1.1工作原理分析电路核心是由锁相环和100进制加法器组成，锁相倍