【嵌入式】2012.04.11嵌入式系统原理与设计

《【嵌入式】2012.04.11嵌入式系统原理与设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第四章系统时钟与定时器一、S3C2410/2440时钟体系1.分类①FCLKCPU核主频②HCLKAHB总线AdvancedHigh-PerformanceBus高性能总线存储控制器LCD控制器DMA控制器USB③PCLKAPB总线AdvancedPeripheralBus低频总线WATCHDOGI2CUARTPWM定时器...2.始终控制逻辑——PLL（PhaseLockedLoop）锁相回路/锁相环晶振频率：Fin12MHZ—PLL—倍频→FCLKMPLL：FCLKHCLKPCLKUPLL：专用于USB设备①FC

2、LK的生成Ⅰ）上电PLL没有启动FCLK=FinⅡ）系统稳定引导程序开始执行，可以在引导程序开始启动MPLL，经过一段时间（LockTime），MPLL输出稳定，CPU工作在FCLK下②设置MPLLⅠ）LockTime寄存器1101223UPLLMPLLⅡ）MPLLCON：设置FCLK10941912MDIVPDIVSDIV倍频因子MPLL（FCLK）=（m*Fin）/（p*2∧s）m=MDIV+8P=PDIV+2S=SDIVⅢ）CLKDIVN：设置FCLKHCLKPCLK比例《嵌入式相关资料》010PCLK2HCL

3、K当2位为1时，第1位第0位必须为0当2位为0时：第1位为1，HCLK=FCLK第1位为0，HCLK=FCLK/2第0位为1，PCLK=HCLK第0位为0，PCLK=HCLK/2分频1：4：1FCLKHCLKPCLK400MHZ100MHZ100MHZ二、PWM定时器PulseWidthModuloction脉冲调制1.S3C2410/2440定时器结构图PCLK8位预分频器0定时器01/21/41/81/16TCLK08位预分频器11/21/41/81/16TCLK1定时器1定时器2定时器4定时器3Tout0Tou

4、t1Tout2Tout3Tout4(0~255)TCLK0，TCLK1外部时钟源定时器工作时钟1）TCFG0——控制8预分频器《嵌入式相关资料》70158预分频器1预分频器02）TCFG1——设置分频器系数743015121181916定时器4定3定2定1定时器000001/200011/400101/800111/1601xx外部时钟源PCLK/（presaclervalue+1）/（dividervalue）（0~255）（2，4，6，8）2.定时器内部控制逻辑图TCMPBnTCNTBn比较TCMPnTCNTnT

5、CDNTCNTOn减1计数当前比较值当前计数值控制定时器比较值初值计数值初值获取当前计数值①工作流程1）设置TCMPBn和TCNTBn（决定占空比）2）将TCMPBn和TCNTBn传递给TCMPn和TCNTn（手动），启动定时操作，TCNTn减1计数，当前计数值可通过TCNTOn读出3）当TCNTn=TCMPn输出端Toutn反转，TCNTn继续减1计数《嵌入式相关资料》4）当TCNTn减到0时，Toutn再次发生反转，并触发定时器中断5）dangTCNTn=0时，如果TCON寄存器蒋定时期n设为“自动加载”，那么T

6、CMPBn和TCNTBn的值被自动载入，TCMPn和TCNTn中，下一轮计数开启（自动加载不包括第一次）②寄存器介绍1）TCNTBn/TCMPBnn∈｛0，4｝1502）TCNTOn只读3）TCON315121181916定时器4定3定2定125202100——1：启动定时器，0：不启动定时器1——1：手动传递初值，0：无操作2——1：反转，0：不反转3——1：自动加载，0：不自动加载三、看门狗定时器1.WATCHDOG定时器结构图WTCON[2]PCLK8位预分频器01/161/321/641/128WTCNT减1

7、计数WTDAT复位信号发生器RESET中断信号WTCON[15：8]WTCON[4：3]WTCON[5]启动看门狗1：启动0：不启动WTCON[0]是否发出复位信号1：发出0：不发喂狗：定时设置WTCNT的值使其不为0，防止系统重启神装工作站嵌入式相关资料，欢迎下载！《嵌入式相关资料》《嵌入式相关资料》