【嵌入式】2012.03.05嵌入式系统原理与设计

《【嵌入式】2012.03.05嵌入式系统原理与设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、课前复习：判断某位是0还是1的方法：6543210xxxxxxx位于上该位掩码如果得到值为0，该位为0；如果的到值非0，该位为1；写程序时可使用语句：if(DAT&1<<5!=0)——位于上第5位的掩码，非零则该位为11……else0….一、分类SRAM：静态随即存储器（cache）存取速度会计，容量小，造价高，不需刷新DRAM：动态随即存储器（内存）造价低，存取速度稍慢，存储单元需刷新SDRAM：同步动态随机存储器步时钟（上升沿或下降沿存取数据）DDRSDRAM：（DualDataRate双倍速率）（上升沿和下降沿都可以读取数据）FLASH：闪存

2、（外存）速度慢，容量大，造价低NANDFLASH：与非闪存东芝数据NORFLASH：或非闪存Intel代码二、SRAM介绍《嵌入式相关资料》1.存储矩阵654321001234（立体存储结构）8位存储器地址（行地址+列地址）DRAM、FLASH、SRAM结构相同图具体见书上P117页2.位存储电路一位需要1个电阻元件6个MOS管6*8*…..金属氧化物半导体场效应管开关：栅极G漏极D原级SG高电平DS导通，否则截止SRAM存储电路：写数据：选通信号为高电平，T5，T6导通如果写1，D发出高电平，D#发低电平当选通信号失效，T1截止，T2导通，T3，

3、T4做负载使用T4的内阻>>T2内阻《嵌入式相关资料》T3的内阻>>T1内阻Q为高电平，由Vcc提供Q#为低电平，由接地端提供写1以及读取同理。电路内部结构能理解多少理解多少。（老师这么说的。）3.SRAM接口CER/WAddrData数据线地址线片选读/写SRAM地址线充足（行列地址可同时发出）DRAM（先发行地址，再发列地址）FLASH（发四次地址）地址和数据公用I/O总线三、DRAM介绍1.基本电路图具体见书上P125页写1：数据线加高电平，电容充电写0：数据线加低电平，电容放电读数据：如果有放电电流，该位为1如果无电流，该位为0刷新（技术）

4、：《嵌入式相关资料》①读数据时，电容放电需重写②电容容量小，易漏电，需定时刷新SRAM比DRAM读取速度快的原因：①DRAM电容充电放电存在延迟②DRAM存储单元在刷新过程中不能访问③SRAM地址线充足（行列地址可同时发出）2.SDRAM原理①SDRAM芯片结构SDRAM之前BANKM之前BANKM之前BANKM之前BANKM之前优点：1）提高存储器访问速度2）节能（片选）图具体见书上P125页BA0BA1————00011011————Bank选择信号22=4A0~A12RAS#（行低电平）CAS#（列高电平）——行地址RAS#（行高电平）CAS

5、#（列低电平）——列地址CLK——时钟WE#——写使能选通信号详见127页②SDRAM读操作：1）发送行地址和行选通信号tRCD(表示行地址发出到列地址发出的时间间隔)《嵌入式相关资料》RCD也成为——RAStoCASdelay（间隔）tRCD=2————表示延时间为2个时钟周期2）发送列地址和列选通信号，以及数据读命令，从命令发出到数据出现在总线上有延迟，这个延迟成为CAS延迟。用CL表示。从发送地址到数据出现到总线上时长：tRCD+CL③SDRAM写操作1）发送行地址和行选通新号tRCD2）发送到列地址和列选通新号，以及写命令，同时数据通过数据

6、总线传给芯片，不存在CL延时。神装工作站嵌入式相关资料，欢迎下载！《嵌入式相关资料》