欢迎来到天天文库
浏览记录
ID:6332722
大小:412.00 KB
页数:20页
时间:2018-01-10
《课程设计(论文)-基于atmega128的并行ad(tlc0820)设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、基于Atmega128的并行AD(TLC0820)设计院系:实验学生:指导老师:二零一一年七月20目录1、设计任务………………………………………42、芯片简介………………………………………42.1特点…………………………………………42.2引脚说明……………………………………42.3工作原理……………………………………52.4时序分析……………………………………63、系统方案设计…………………………………93.1信号输入处理模块的论证与选择…………93.2AD转换模块的论证与选择………………103.3软件
2、程序模块的论证与选择……………104、系统理论分析与计算………………………114.1信号输入处理电路的分析与计算…………114.2AD转换电路的分析与计算………………114.3软件程序的分析与实现……………………115、电路设计………………………………………165.1系统总体框图………………………………165.2信号输入处理电路原理图…………………165.3AD转换电路原理图…………………………165.4电源…………………………………………176、测试方案与测试结果…………………………176.1测试方案…
3、…………………………………17206.2测试条件与仪器……………………………176.3测试结果与分析……………………………176.3.1测试结果(数据)……………………186.3.2测试分析与结论……………………….18附录1参考文献…………………………………19附录2系统原理图………………………………19201、设计任务设计制作一个AD转换电路,要求使用Atmega128对测量数据进行处理及显示。AD转换芯片要求使用先进的LinCMOS8位模数转换器TLC0820(与ADC0820完全兼容)。2、芯片简
4、介2.1特点·先进的LinCMOS硅门技术·8位分辨率·差分基准输入·并行微处理器接口·在温度范围内转化及存取时间读方式…………2.5μsMax·无需外部时钟或振荡器·片内的采样与保持·单--5伏电源·TLC0820A可直接替代国家半导体ADC0820C/CC及AD公司的AD7820K/B/T2.2引脚说明引脚号名称I/O说明1ANLGLNI模拟输入端13CSI片选端。CS须保持低电平以便AD识别RD20或WR2~7D0~D7O数据端,3态数据输出10GND地9INTO中断。在写读方式时,中断输出(INT
5、)变低提示内部计数延迟时间td(int)完成及结果数据在输出锁定。典型的延迟时间td(int)是800ns,在WS上升缘后开始(见工作特性及图3)。如果RD在td(int)结束前变低则INT在td(RIL)结束时变低且转换结果即可读出(见图2)。INT由RD可CS上升缘复位7MODEI方式选择。MODE通过类似下拉电阻的50μA电流源与GND相连。当MODE低电平选择读方式。当MODE高电平则选择写-读方式19NC无内部连接18OFLWO溢出指示端。正常情况时OFLW是一逻辑高电平。可是如果模拟输入比Vr
6、ef+高,OFLW在转换结束时将变低。可用于级联两个或多个器件以提高分辨率(9或10位)8RDI读。CS低电平的写读方式下,3态数据输出D0至D7在RD变低时被激活。通过在内部计数延迟时间结束之前读数据,RD也可用2.3工作原理TLC0820AC和TLC0820AI20均采用取样数据比较器技术及普遍用于许多高速转换器的快闪技术。应用两个4位快闪模数转换器完成8位输出。推荐的模拟输入电压范围是0.1V至VCC+0.1V。小于Vref-+1/2LSB或大于Vref++1/2LSB的模拟输入信号分别转换为000
7、00000或11111111。基准输入是全差分的,其共模极限为电源决定。基准输入值决定模拟输入满量程范围。这允许ADC的增益通过改变Vref+及Vref-电压值而变化以便于比率转换。器件在两种方式下工作:读及写读方式,可通过MODE选择。高4位快闪ADC通过同时工作的16个比较器测量输入信号。高精度的4位DAC这时从转换结果产生一离散的模拟电压。一段延迟时间后,第二组比较器根据输入电平及DAC输出间的模拟电压差完成低四位转换。每一个转换结果输入一个8位锁定电路并且在RD的下降沿输出至3态输出缓冲器。2.4
8、时序分析<1>只读模式。MODE处于低电平时,转换器被设为(只)读方式。在只读方式下,WR/RDY被用作输出且被认为是准备好端。在此状态,WR/RDY低电平且CS20低电平指示器件忙。转换开始于RD的下降沿且在INT下降和WR/RDY恢复至高阻抗状态后1.6μs内完成。此时数据输出亦从高阻抗状态转变为有效状态。数据读出后,RD处高电平状态,INT恢复高电平状态,数据输出恢复至高阻抗状态。<2>写读方式当MODE处高电平状态,转
此文档下载收益归作者所有