课程设计（论文）-基于atmega128的并行da(dac0832)设计

《课程设计（论文）-基于atmega128的并行da(dac0832)设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于Atmega128的并行DA(DAC0832)设计院系：武汉理工大学华夏学院信息系实验学生：指导老师：二零一一年七月20目录1、设计任务………………………………………42、芯片简介………………………………………42.1特点…………………………………………42.2引脚说明……………………………………42.3工作原理……………………………………52.4时序分析……………………………………63、系统方案设计…………………………………93.1DA转换模块的论证与选择…………93.2电流转电压模块的论证与选择………………103.

2、3软件程序模块的论证与选择……………104、系统理论分析与计算………………………114.1电流转电压电路的分析与计算………………114.2软件程序的分析与实现……………………115、电路设计………………………………………165.1系统总体框图………………………………165.2单极性电路原理图…………………165.3双极性电路原理图…………………………165.4电源…………………………………………176、测试方案与测试结果…………………………176.1测试方案……………………………………176.2测试条件与仪器…………………

3、…………17206.3测试结果与分析……………………………176.3.1测试结果（数据）……………………186.3.2测试分析与结论……………………….18附录1参考文献…………………………………19附录2系统原理图………………………………19201、设计任务设计制作一个DA转换电路，要求使用Atmega128对测量数据进行处理及显示。DA转换芯片要求使用单片直流输出型8位并行数/模转换器DAC0832。2、芯片简介2.1特点双缓冲，单缓冲，或直通数字数据输入n可容易地与12位1230系列D/A转换器进行互换且插脚兼容n可

4、直接与所有流通的微型处理器相接n线性指定为零，且只能进行全面调整——不是最佳直线拟合n在±10V全参考4象限倍增中工作n可用于电压转换模式n逻辑输入满足TTL电压水平说明（1.4V逻辑门限值）n需要时，可运行“STANDALONE”（没有μP）2.2引脚说明*D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；*ILE：数据锁存允许控制信号输入线，高电平有效；*CS：片选信号输入线（选通数据锁存器），低电平有效；20*WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。

5、由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；*XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；*WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。*IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化；*IOUT2：电

6、流输出端2，其值与IOUT1值之和为一常数；*Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；*Vcc：电源输入端，Vcc的范围为+5V～+15V；*VREF：基准电压输入线，VREF的范围为-10V～+10V；*AGND：模拟信号地*DGND：数字信号地2.3工作原理DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构

7、成。202.4时序分析　　⑴单缓冲方式。单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。在微处理器控制系统中，首先关心的是对DAC的最大数据流量，或在一次中，若干个DAC只有一个需要更新时，可以使用单缓冲配置。两个内部寄存器中的一个允许数据通过，另外一个将作为数据锁存器。如果输入寄存器被用作数据锁存器，数字信号馈通会被小型化。通过选通使WR1降低，使CS，WR2，XFER接地，以及使ILE架高来更新DAC，从而在“

8、独立”系统中实现了单缓冲。20⑵双缓冲方式。双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输出资料到DAC寄存器，即分两次锁存输入资料。此方式适用于多个D/A转换同步输出的情节。以双缓冲的方式更新这些DAC的模拟输出基本上是一个两步或双输入操作。在微型处理器系统中两个不同的系统地址必须被解码，一