第7章可编程逻辑器件.ppt

《第7章可编程逻辑器件.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第7章可编程逻辑器件本章主要介绍可编程逻辑器件的基本知识，包括PLD的发展和分类、PLD的逻辑表示方法及目前主流的两种PLD器件──复杂可编程逻辑器件（ComplexProgrammab1eLogicDevice，CPLD）和现场可编程门阵列（FieldProgrammableGateArray，FPGA）的基本结构及逻辑实现原理等。17.1可编程逻辑器件的发展和分类自从30多年前第一片PLD问世以来，PLD的技术发展一直在不断地前进。PLD器件的设计思想来源于可编程只读存储器（ProgrammableReadOnlyMemory，PROM），最初的PLD是20世纪70年代中期出现的可编程

2、逻辑阵列（ProgrammableLogicArray，PLA），PLA在结构上由可编程的与阵列和可编程的或阵列构成，其阵列规模小、编程麻烦，并没有得到广泛的应用。随后出现了可编程阵列逻辑（ProgrammableArrayLogic，PAL），PAL由可编程的与阵列和不可编程的或阵列构成，采用熔丝编程的方式，设计较PLA灵活，器件速度快，是第一种得到普遍应用的PLD器件。27.1可编程逻辑器件的发展和分类20世纪80年中期，Lattice公司发明了通用阵列逻辑（GenericArrayLogic，GAL）。GAL采用了输出逻辑宏单元（OutputLogicMacroCell，OLMC）的

3、结构和EEPROM（有时也写成E2PROM）工艺，具有可编程、可擦除、可长期保存数据的优点，可反复多次编程。GAL的出现，使PLD得到了更为广泛的应用，也使PLD器件进入了一个快速发展的时期，不断地向着大规模、高速度、低功耗的方向发展。20世纪80年代中期，Altera公司推出了一种新型的可擦除、可编程的逻辑器件（ErasableProgrammableLogicDivice，EPLD），EPLD采用CMOS和UVEPROM工艺制成，集成度更高，设计也更灵活，但它的内部连线功能弱一些。37.1可编程逻辑器件的发展和分类几乎与此同时，Xilinx公司于1985年推出了现场可编程门阵列FPGA

4、。FPGA是一种采用单元型结构的新型PLD器件，它采用CMOS、SRAM工艺制作，在结构上与阵列型PLD不同：其内部由许多独立的可编程逻辑单元构成，各逻辑单元之间可以灵活地相互连接，具有密度高、速度快、编程灵活、可重新配置等优点。FPGA是当前主流的PLD器件之一。复杂可编程逻辑器件CPLD是从EPLD改进而来的，采用EEPROM工艺制作。与EPLD相比，CPLD增加了内部连线，对逻辑宏单元和I/O单元也有重大的改进，因而性能更好、使用更方便。尤其在Lattice公司提出了在系统编程（InSystemProgrammable，ISP）技术后，相继出现了一系列具备ISP功能的CPLD器件。C

5、PLD是当前另一种主流的PLD器件。47.1可编程逻辑器件的发展和分类PLD的技术仍处在不断的发展变革中。由于PLD器件在其发展过程中出现了很多种类，且不同公司生产的PLD，其工艺和结构也各不相同，因此就产生了不同的分类方法以对众多的PLD器件进行划分。目前，较为常见的分类方法有按集成度分类、按编程特点分类及按结构特点分类等三种。57.1可编程逻辑器件的发展和分类7.1.1按芯片的集成度和结构复杂度进行分类集成度是PLD器件的一项重要技术指标。根据芯片集成度和结构复杂度的不同，PLD器件可分为低密度PLD（LDPLD）和高密度PLD（HDPLD）两大类。其中，低密度PLD器件也称为简单PL

6、D器件（SPLD）。典型的SPLD是指内部包含600个以下等效门电路的PLD器件，而HDPLD则有几千到几十万个等效门电路。67.1可编程逻辑器件的发展和分类通常情况下，以GAL22V10作为SPLD和HDPLD的分水岭。凡是集成度比GAL22V10低或相当于GAL22V10的PLD器件，都归类于SPLD。而集成度高于GAL22V10的PLD器件，则称为HDPLD。如果按照这个标准进行为类，则PROM、PLA、PAL和GAL属于SPLD，而CPLD和FPGA则属于HDPLD。PLD按芯片集成度分类的如图7-1所示。77.1可编程逻辑器件的发展和分类1.简单可编程逻辑器件SPLDSPLD（S

7、impleProgrammableLogicDevices）属于小规模可编程ASIC的范畴，集成度小于GAL22V10的PLD都可视为简单可编程逻辑器件。它们的特点是都具有与阵列和或阵列，其基本结构如图7-2所示。87.1可编程逻辑器件的发展和分类其中，输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力；与阵列用以产生输入变量的各乘积项；或阵列执行或运算，即将输入的某些乘积项相加；输出缓冲电路因器件的不同