第三章 存储系统ppt课件.ppt

《第三章 存储系统ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章存储系统本章主要内容:存储器概述主存储器半导体存储器芯片主存储器组织高速缓冲存储器存储保护和校验技术3.1存储器概述一、基本概念存储器—使计算机系统中的记忆设备，用来存放程序和数据；存储介质---能表示二进制的物理器件；存储元—存储一位二进制代码信息的器件；存储单元—若干个存储元的集合，它可以存放一个字或一个字节；存储体—若干个存储单元的集合；地址—存储单元的编号；存储容量—一个存储器中存储单元的总数；存储周期—在连续两次访问存储器时，从第一次开始访问到下一次访问所需的最短时间。3.1存储器概述一.存储器分类：根据存储材料的性能

2、及使用方法不同，存储器有各种不同的分类方法:★按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。存储器分类★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。存储器分类★按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。存储器分类★按信息的可保存性分非永久记忆的存储器：断电后信息

3、即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。★按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。3.1存储器概述二.存储器的分级结构为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。存储器的分级结构高速缓冲存储器（Cache）：高速存取指令和数据，存取速度快，但存储容量小。主存储器：存放计算机运行期间的大量程序和数据，存取速度较快，存储容量不大外存储器：存放系统程序和大

4、型数据文件及数据库，存储容量大，位成本低。存储器的分级结构高速缓冲存储器（cache）:也称为快速缓冲存储器，简称快存。常用来临时存放指令和数据，目前主要由双极型半导体存储器组成。主存储器：是计算机系统的主要存储器，用来存放运行期间的大量程序和数据，它与快存交换数据和指令，快存再与CPU打交道，主存目前一般由MOS存储器组成。外存储器：也称为辅存，通常用来存放系统程序和大型数据文件及数据库，一般由磁表面的存储器构成。高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／存储器三个主要特性的关系存储器的层次结构CPUCPU主

5、机各级存储器之间的关系：3.1存储器概述主存储器的技术指标：存储容量：在一个存储器中可以容纳的存储单元总数存取时间：从启动到完成一次存储器操作所经历的时间存储周期：连续启动两次操作所需间隔的最小时间单位为ns存储器带宽：单位时间里存储器所存取的信息量,位/秒，字节/秒3.2随机读写存储器在存储器中，程序和数据可存放在存储器的任何一个位置，因此存储器访问时应当能够快速、方便地访问任何地址中的内容，访问的速度应与存储位置无关，具有这种功能的存储器称为随机访问存储器。存储器芯片与其它部件之间的连接通过数据输入线、数据输出线、地址线和控制线进

6、行。3.2SRAM存储器一、基本的静态存储元阵列1、存储元SRAM的特征是用一个锁存器（触发器）作为存储元3.2SRAM存储器二、基本的SRAM逻辑结构3.2SRAM存储器存储体（256×128×8）通常把各个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32K×8。地址译码器采用双译码的方式（减少选择线的数目）。A0~A7为行地址译码线A8~A14为列地址译码线3.2SRAM存储器读与写的互锁逻辑控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，

7、OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。3.2SRAM存储器三、存储器的读写周期读周期读出时间Taq读周期时间Trc写周期写周期时间Twc写时间twd存取周期读周期时间Trc=写时间twd三、存储器的读写周期例1：下图是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序

8、中的错误，并画出正确的写入时序图。3.3DRAM存储器一、DRAM存储位元的记忆原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如下图