数字乘法器设计内容.doc

《数字乘法器设计内容.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、分类号密级UDC毕业设计4位数字乘法器的设计学生姓名李云生学号200802405133指导教师王学玲系（中心）信息工程系专业通信工程年级2008级论文答辩日期2012年5月17日青岛工学院4位数字乘法器的设计完成日期：指导教师签字：答辩小组成员签字：摘　要现代社会在飞速发展，科学技术的发展越来越快。4位二进制乘法器在十几种的应用相当广泛，是一些计算器的基本组成部分，其远离适用于很多计算器和大型计算机，他涉及到实训逻辑电路如何设计。分析和工作等方面。通过次电路更深刻的了解时许逻辑不见的工作原理，从而掌握如何根据需要

2、设计满足要求的各种电路图，解决生活中的实际问题，将知识应用于实践中。根据课题研究的目地是，绘制出电路的原理图，并且诠释每部分的功能；根据设计的电路图分析所需要的元器件种类和个数；根据技术指标指定实验反感，验证所设计的电路；进行实验数据处理和分析。研究此课题，目地在于使我们了解4位乘法器在实际中的应用，了解它的具体工作原理以及它的基本电路图，使我们以后可以应用它解决一些实际问题。通过对4位乘法器的设计，让我们懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得

3、出结论，才能真正为社会服务，从而提高自己实际动手能力和独立思考的能力。关键词：乘法器；VHDL；Max+plusII仿真Abstract目录绪论4*4数字乘法器设计1．设计任务试设计一4位二进制乘法器。4位二进制乘法器的顶层符号图如图1所示。图14位乘法器顶层符号图图24位乘法运算过程输入信号：4位被乘数A（A3A2A1A0），4位乘数B（B3B2B1B0），启动信号START。输出信号：8位乘积P（P7P6P5P4P3P2P1P0），结束信号END。当发出一个高电平的START信号以后，乘法器开始乘法运算，运算

4、完成以后发出高电平的END信号。2．顶层原理图设计从乘法器的顶层符号图可知，这是一个9输入9输出的逻辑电路。一种设计思想是把设计对象看作一个不可分割的整体，采用数字电路常规的设计方法进行设计，先列出真值表，然后写出逻辑表达式，最后画出逻辑图。这种设计方法有很多局限性，比如，当设计对象的输入变量非常多时，将不适合用真值表来描述，同时，电路功能任何一点微小的改变或改进，都必须重新开始设计。另一种设计思想是把待设计对象在逻辑上看成由许多子操作和子运算组成，在结构上看成有许多模块或功能块构成。这种设计思想在数字系统的设计

5、中得到了广泛的应用。对于4位乘法器而言，设A=1011，B=1101，则运算过程可由图2所示。从乘法运算过程可知，乘法运算可分解为移位和相加两种子运算，而且是多次相加运算，所以是一个累加的过程。实现这一累加过程的方法是，把每次相加的结果用部分积P表示，若B中某一位Bi=1，把部分积P与A相加后右移1位；若B中某一位Bi=0，则部分积P与0相加后右移1位（相当于只移位不累加）。通过4次累加和移位，最后得到的部分积P就是A与B的乘积。为了便于理解乘法器的算法，将乘法运算过程中部分积P的变化情况用图3表示出来。存放部分

6、积的是一个9位的寄存器，其最高位用于存放在做加法运算时的进位输出。先把寄存器内容清零，再经过4次的加法和移位操作就可得到积。注意，每次做加法运算时，被乘数A与部分积的P7~P4位相加。设A=1011，B=1101图3乘法运算过程中部分积P的变化情况示意图乘法器的算法可以用如图4所示的算法流程图来描述。当START信号为高电平时，启动乘法运算。在运算过程中，共进行4次累加和移位操作。当i=4时，表示运算结束，END信号置为高电平。图4乘法器的算法流程图在明确乘法器的算法之后，便可将电路划分成数据处理单元和控制单元。

7、数据处理单元实现算法流程图规定的寄存、移位、加法运算等各项运算及操作。控制单元接收来自数据处理单元的状态信号并向其发出控制信号。经过划分成控制单元和数据处理单元的乘法器顶层原理图如图5所示。图5乘法器的顶层原理图REGA和REGB为4位寄存器，分别用于存放被乘数A、乘数B。REGS为一5位寄存器，用于存放加法器输出的结果（考虑进位时为5位）。在运算过程中，寄存器REGS和REGB合起来用于存放部分积P，因此，REGS和REGB还应具有右移功能，以实现部分积的右移。寄存器REGS的移位输出送寄存器REGB，寄存器R

8、EGB的移位输出信号Bi送至控制器，以决定部分积是与被乘数相加还是与零相加。并行加法器ADDER用于实现4位二进制加法运算。计数器CNT用于控制累加和移位的循环次数。当计数值等于4时，计数器的输出信号i4输出高电平。控制器MULCON的功能是接收来自寄存器REGB的移位输出信号Bi和计数器输出信号i4，发出CA、CB0、CB1、CS0、CS1、CLR、CC等控制信号。其中