LAJI实验一二三报告.doc

《LAJI实验一二三报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、信息学部实验报告课程名称计算机系统结构本人学号姓名张启琳同组同学学号姓名应屹提交日期年月日实验一流水线中的相关实验目的1.熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点；2.加深对计算机流水线基本概念的理解；3.加深对数据相关、资源相关的理解，了解这两类相关对CPU性能的影响；4.了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。实验内容1.用WinDLX模拟器执行下列三个程序（任选一个）：求阶乘程序fact.s求最大公倍数程序gcm.s求素数程序prim.s2.分别以步进、连续、设置断点的方式运行程序，观

2、察程序在流水线中的执行情况，观察CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。3.用WinDLX运行程序structure_d.s，通过模拟：找出存在资源相关的指令对以及导致资源相关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。4.在不采用定向技术的情况下（去掉Configuration菜单中EnableForwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期

3、数，计算暂停时钟周期数占总执行周期数的百分比。5.在采用定向技术的情况下（勾选EnableForwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。实验步骤与结果分析用WinDLX模拟器执行求阶乘程序fact.s首先，根据实验指导书上的步骤，打开fact.s和input.s，然后开始运行程序。打开后，可以看到当前的pipeline图。该图指出了每个功能段所进行的具体指令，点击指令还可以看到指令的具体相关的其他方面的内容。该图更加直观的形式显示出了在某个时间周期某个功能段所执行的具体的

4、指令。该图指出了各个寄存器和存储器的值。该图指出了指令的相关分析数据。该图显示了执行结果。由于运行方式相同，下面两个例子，只给出执行结果。2.用WinDLX运行程序structure_d.s运行如下图：资源相关的指令：adddf0,f0,f4adddf2,f0,f2发生先写后读的数据相关导致消除了结构相关。资源相关的部件：faddEX下图为单条指令资源冲突图：暂停时钟周期数：139个暂停时钟周期数占总执行周期数的百分比：6/139=4.3%解决资源相关的方法：停顿几个时钟周期法（针对访存冲突和设备资源冲突（轮流单个使用））或者是增加硬件设备（解决设

5、备资源冲突）。下图为数据分析图：3.在不采用定向技术的情况下，用WinDLX运行程序data_d.s。总时钟周期=202数据相关引起的暂停时钟周期=104暂停时钟周期数占总执行周期数的百分比=51.48%如下图所示：4.在采用定向技术的情况下，用WinDLX运行程序data_d.s。总时钟周期=128数据相关引起的暂停时钟周期=30暂停时钟周期数占总执行周期数的百分比=23.44%如下图所示：实验结论通过使用WinDlX对指令模拟与分析，我们对流水线的执行过程更加熟悉，也对执行时出现的问题，如资源相关，数据相关等产生原因有了清晰的认识，进一步加深了

6、使我们对流水线的理解。实验二循环展开和指令调度实验原理：1、由于相关的存在，使得指令中的下一条指令不能在指定的时钟周期执行。流水线冲突会给指令在流水线中的执行带来许多问题，如果不能很好地解决冲突问题，轻则影响流水线的性能，重则导致错误的执行结果。而对于各种冲突，都有可能用指令调度来解决。2、到目前为止，几乎所有的处理器都利用流水线来使指令重叠并行执行，以达到提高性能的目的。这种指令之间存在的潜在并行性称为指令级并行。增加指令之间的并行性最简单的和最常用的方法，是开发循环的不同迭代之间存在的并行性。在把循环展开后，通过重命名和指令调度来开发更多的并行

7、性，这样就可以充分发挥流水线的作用。实验目的：1、加深对循环并行性、指令调度技术、循环展开技术以及寄存器换名技术的理解；2、熟悉用指令调度技术来解决流水线中的数据相关的方法；3、了解循环展开、指令调度等技术对CPU性能的改进。实验内容：1、用指令调度技术解决流水线中的结构相关与数据相关。2、用循环展开、寄存器换名以及指令调度提升性能。实验器材（设备、元器件）及平台：　装有WinDLX模拟器的PC微型机一台，平台即为WinDLX模拟器。实验步骤及操作：一、用指令调度技术解决流水线中的结构相关与数据相关：（1）用DLX汇编语言编写代码文件，命名为ins

8、truction.s,程序中包括数据相关与结构相关（假设：加法、乘法、除法部件各有两个，延迟时间都是3个时钟周期）。（2）