哈工大电信学院FPGA报告材料.doc

《哈工大电信学院FPGA报告材料.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、FPGA设计与应用综合实验报告班级：：学号：日期：2016年11月3日实实验性质：验证性实验类型：必做开课单位：电信院学时：10学时一、实验目的1、了解分频器和计数器的基本实现原理；2、掌握七段数码管的使用方法；3、掌握锁相环的使用方法；4、掌握串口通信的基本原理和实现方法；5、了解线性分组码的基本原理及实现方法；6、掌握大型工程的模块设计方法。二、实验要求该综合实验由两个独立的实验构成，分别是：综合实验1：(7,4)汉明编码、串口发送和数码管显示综合实验。在该实验中，要求能够利用4个拨码开关产生4个信息比特送给FPGA；随后FPGA利用(7,4)汉明码对这4个

2、信息比特进行编码；编码后的7位码字一方面通过串口送给计算机进行显示，另一方面通过七段数码管进行显示。由于(7,4)汉明码的每个码字只有7个比特，而串口通信通常需要8个比特，所以采用低位插零的方式将7位汉明码字扩充为8个比特再进行串口传输和数码管显示。要求使用2个七段数码管，其中一个显示扩充汉明码中的高4位（即信息位），而另一个数码管显示扩充汉明码中的低4位（即校验位）综合实验2：(7,4)汉明译码、串口接收和数码管显示综合实验。在该实验中，要求能够利用计算机的串口发送汉明码字（可以是没有错误的汉明码字，也可以是有一个比特错误的汉明码字）；然后利用FPGA进行串口

3、数据接收；接收后进行(7,4)汉明译码，并将译码后的结果送给七段数码管进行显示。要求使用4个七段数码管，其中2个数码管用于显示从串口接收到的数据，另一个数码管用于显示汉明译码后的正确信息比特，最后一个数码管用于指示出错比特的位置。三、实验准备(10分)3.1串口通信的基本原理(5分)串口通信指口按位发送和接收字节。通信使用3根线完成，分别是地线、发送、接收。由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。其他线用于握手，但不是必须的。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。对于两个进行通信的端口，这些参数必须匹配。波特率

4、表示每秒传输的位数，接受发送双方必须匹配。不发送数据时，连线上为高电平。发送数据时，要首先发送一个起始位，为低电平，然后按照协议发送需要的数据，八位或者九位（带有校验位），然后发送一个停止位，为高电平。接收时，要首先确定起始位，然后按照协议接受八位或者九位数据。接受完成后继续判断起始位，开始下一个接受周期。3.2(7,4)汉明码的编译码基本原理(5分)一般来说，若汉明码长为n，信息位数为k，则监督位数r=n-k。若希望用r个监督位构造出r个监督关系式来指示一位错码的n种可能位置，则要求或（1）下面以（7，4）汉明码为例说明原理：设汉明码（n,k）中k=4，为了纠

5、正一位错码，由式（1）可知，要求监督位数r≥3。若取r=3,则n=k+r=7。我们用来表示这7个码元，用的值表示3个监督关系式中的校正子，则的值与错误码元位置的对应关系可以规定如表1所列。错码位置错码位置001101010110100111011000无错码表1监督位与错码位置则由表1可得监督关系式：（2）在发送端编码时，信息位的值决定于输入信号，因此它们是随机的。监督位、、应根据信息位的取值按监督关系来确定，即监督位应使式（2）~式（4）中、、的值为0（表示编成的码组中应无错码）(3)当数字信号编码成汉明码形式（本文中即A）后在信道中传输，由于信道中噪声的干扰

6、，可能由于干扰引入差错，使得接收端收到错码，因此在接收端进行汉明码纠错，以提高通信系统的抗干扰能力及可靠性。监督位计算结果:C6C5C4C3C2C1C0UX0000000000H000110101AH001011102EH0011010034H0100011046H010111005CH0110100068H0111001072H100011008CH1001011096H10100010A2H10111000B8H11001010CAH11010000D0H11100100E4H11111110FEH表2（7，4）汉明码编码四、代码及测试(25分)4.1综合实

7、验1的原理框图、代码及相关说明(8分)原理框图：图1发送数据LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYEX1ISPORT(xyt_CLK:INSTD_LOGIC;xyt_IN:INSTD_LOGIC_VECTOR(3DOWNTO0);xyt_LEDH:OUTSTD_LOGIC_VECTOR(6DOWNTO0);xyt_LEDL:OUTSTD_LOGIC_VECTOR(6DOWNTO0);xyt_OUT:OUTSTD_LOGIC);ENDEX1;ARCHI

8、TECTURExytOF