欢迎来到天天文库
浏览记录
ID:56758616
大小:424.50 KB
页数:15页
时间:2020-07-07
《四输入或非门电路和版图设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、成绩评定表学生姓名班级学号专业课程设计题目四输入或非门电路和版图设计评语组长签字:成绩日期年月日课程设计任务书学院专业学生姓名班级学号课程设计题目四输入或非门电路和版图设计实践教学要求与任务:1.用tanner软件中的S-Edit编辑四输入或非门电路原理图。2.用tanner软件中的TSpice对四输入或非门电路进行仿真并观察波形。3.用tanner软件中的L-Edit绘制四输入或非门版图,并进行DRC验证。4.用tanner软件中的TSpice对版图电路进行仿真并观察波形。5.用tanner软件中的
2、layout-Edit对电路网表进行LVS检验观察原理图与版图的匹配程度。工作计划与进度安排:第一周周一:教师布置课设任务,学生收集资料,做方案设计。周二:熟悉软件操作方法。周三~四:画电路图周五:电路仿真。第二周周一~二:画版图。周三:版图仿真。周四:验证。周五:写报告书,验收。指导教师:年月日专业负责人:年月日学院教学副院长:年月日目录目录III1.绪论11.1设计背景11.2设计目标12.四输入或非门22.1四输入或非门电路结构22.2四输入或非门电路仿真32.3四输入或非门的版图绘制42.4四
3、输入或非门的版图电路仿真52.5LVS检查匹配6总结7附录一:原理图网表9附录二:版图网表101.绪论1.1设计背景Tanner集成电路设计软件是由TannerResearch公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。L-EditPro是TannerEDA软件公司所出品的一个IC设计和
4、验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。L-EditPro包含IC设计编辑器(LayoutEditor)、自动布线系统(StandardCellPlace&Route)、线上设计规则检查器(DRC)、组件特性提取器(DeviceExtractor)、设计布局与电路netlist的比较器(LVS)、CMOSLibrary、MarcoLibrary,这些模块组成了一个完整的IC设计与验证解决方案。
5、L-EditPro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。1.2设计目标1.用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。2.用tanner软件中的TSpice对四输入或非门电路进行仿真并观察波形。3.用tanner软件中的L-Edit绘制四输入或非门版图,并进行DRC验证。4.用tanner软件中的TSpice对四输入或非门的版图电路进行仿真并观察波形。5.用tanner软件中的layout-Edit对四输入或非门进行LVS检验观察原理图与
6、版图的匹配程度。2.四输入或非门2.1四输入或非门电路结构四输入或非门是最常用的基本功能电路之一,广泛应用于数字逻辑电路电路设计中。在本次课程设计中,使用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。真值表如下2.1。表2.1四输入或非门的真值表原理图如图2.1。图2.1四输入或非门的原理图2.2四输入或非门电路仿真使用TSpice对原理图进行仿真。首先,生成电路网表,如图2.2。图2.2生成原理图电路网表给四输入或非门的输入端加入激励信号。仿真中高电平为Vdd=5V,低电平
7、为Gnd,并添加输入输出延迟时间。进行仿真,输出波形。波形图如下图2.3。图2.3四输入或非门电路输入输出波形图2.3四输入或非门的版图绘制用L-Edit版图绘制软件对四输入或非门电路进行版图绘制,版图结果如图2.4。图2.4四输入或非门电路版图进行DRC检测,检测是否满足设计规则。如图2.5。图2.5DRC验证结果2.4四输入或非门的版图电路仿真同原理图仿真相同,首先生成电路网表。如图2.6。图2.6生成版图电路网表添加激励、电源和地,同时观察输入输出波形,波形如图2.7。图2.7四输入或非门电路版
8、图输入输出波形图四输入或非门电路的版图仿真波形与原理图的仿真波形,基本一致,并且符合输入输出的逻辑关系,电路的逻辑设计正确无误。2.5LVS检查匹配对四输入或非门进行LVS检查验证,首先添加输入输出文件,选择要查看的输出,观察输出结果检查四输入或非门原理图与版图的匹配程度。首先导入网表,如下图2.8。图2.8导入网表输出结果如图2.9。图2.9电路LVS检查匹配图网表匹配,设计无误。总结通过两周的课程设计学习,综合运用所学的知识完成了设计任务。使我更进一
此文档下载收益归作者所有