DDS信号发生器电路设计方案.docx

《DDS信号发生器电路设计方案.docx》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DDS信号发生器电路设计方案1、了解电子电路设计的一般方法、根据题目要求选择设计方案。2、根据理论计算分析，查阅相关资料和手册，选择电子元器件。3、学会使用电子设计自动化软件对电路进行设计、分析、验证。利用可编程逻辑器件实现电路的设计、仿真、下载。4、熟练使用常用电子仪器（示波器、万用表、信号发生器等）对电路进行测试。5、写出符合要求的课程设计报告。一、实验设备1、AlteraDE2开发板(CycloneⅡEP2C35F672C6)2、QuartusⅡ9.1开发软件3、数字电路实验面包板4、示波器、万用表等二、实验任务要求利用DE2实验开

2、发装置，在给定电源条件下，完成正弦波信号发生器电路设计。1、技术指标①信号频率输出围50Hz~10kHz，频率可调。步进调整，步长0.5Hz或50Hz；②频率稳定度10-3。2、发挥部分①增加脉冲信号的输出，信号频率输出围50Hz~10kHz；①脉冲信号占空比可调，调整围2%~98%；②正弦或脉冲频率步长调整分别为1Hz、10Hz、100Hz、1kHz、10kHz；③完成在数码管上数字频率显示功能；一、实验原理介绍1、DDS直接数字合成（DirectDigitalSynthesis、DDS）是一种新的频率合成技术和信号产生的方法。直接数字

3、频率合成器（DDS）具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设备中频率源的首选器件。2、相位累加器一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。DDS利用了这一特点来产生正弦信号。根据DDS的频率控制字M的位数N，把360°平均分成了2的N次等份。

4、系统时钟为fclk输出频率为fout。根据公式fout=fclk可知，只要选择恰当的频率控制字，就可以得到所需要的输出频率fout。1、ROMROM的作用是构成正弦查找表，其部存储一个完整的正弦波的数字幅度信息，每个查找表的地址对应正弦波中的0~360°围的一个相位点。ROM用相位累加器输出的高M位数据进行相位—幅值转换，在给定的时间上确定输出的波形幅值。2、D/A从ROM输出的八位数据是数字量，D/A的作用就是将其转换为模拟量。将输入的每一位二进制代码按其权值大小转换成相应的模拟量，然后将代表个位的模拟量相加，则所得的总模拟量与数字量成

5、正比，这样便实现了从数字量到模拟量的转换。3、低通滤波器（LPF）D/A出来之后的波形是梯形状的，将它通过低通滤波器后就可以看到平滑的、不带毛刺的波形。二阶低通滤波器由一级RC、二级RC和同相比例放大器组成。当f超过f0后，其幅频特性以40dB/dec的速率下降，但在f0和通带截止频率fp之间还不够快。一、实现方案简述1、设计流程将系统时钟50MHz送入预分频模块，输出为220Hz。后将其送入DDS累加器作为它的时钟信号。DDS累加器的步长由累加步长控制模块控制，设计频率显示模块显示输出频率。将DDS累加器数据前8位送入ROM进行相位到幅

6、值的转换，ROM输出经过DAC和低通滤波器，最后用示波器显示波形。2、功能模块连接图3、功能模块设计分析①预分频模块预分频模块由32位加法器和32位锁存器构成。根据公式fout=fclk可知，N为32，fclk=50MHz，要使fout=220Hz，只需求出M的值，然后对其进行累加。M的值存储在置数端，cout端输出的频率便是220Hz，clk是系统时钟，clr为系统清零信号。①DDS累加器模块根据公式fout=fclk可知，要使输出频率可控，则DDS累加器的位数要与预分频输出频率相对应。已知预分频输出频率为220Hz，那么DDS累加器的

7、加法器和锁存器都对应为20位。化简公式得fout=M，可通过控制M的值来控制DDS累加器的输出频率。dataa[19..0]输入为累加步长（由累加步长控制模块输出），fclk输入为预分频输出时钟，clr为系统清零信号。②累加步长控制模块累加步长控制模块包含步长选择和累加控制两个模块。步长选择模块置题目要求的1Hz、10Hz、50Hz、100Hz、1kHz（由于题目要求DDS累加器的频率输出围为50Hz~10kHz，所以设置步长10kHz意义不大，将之改为50Hz），通过步长选择脉冲循环切换步长频率。累加控制模块将选好的步长进行累加，每当k

8、ey输入一个脉冲信号，就将选好的步长累加一次，当超过10kHz返回50Hz，这就将DDS累加器的输出频率控制在了50~10kHz之间。clr用于对累加步长的清零，接清零信号，key接单次脉冲信