(微机原理与接口技术)第五章存储器系统.ppt

(微机原理与接口技术)第五章存储器系统.ppt

ID:55342490

大小:2.34 MB

页数:28页

时间:2020-05-14

(微机原理与接口技术)第五章存储器系统.ppt_第1页
(微机原理与接口技术)第五章存储器系统.ppt_第2页
(微机原理与接口技术)第五章存储器系统.ppt_第3页
(微机原理与接口技术)第五章存储器系统.ppt_第4页
(微机原理与接口技术)第五章存储器系统.ppt_第5页
资源描述:

《(微机原理与接口技术)第五章存储器系统.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章存储器系统5.1存储器件的分类5.2半导体存储芯片5.3存储系统的层次结构存储系统的分层管理地址映射技术现代计算机的多级存储体系5.4主存储器设计技术存储芯片选型存储芯片的组织形式地址译码技术存储器接口设计决定芯片片选信号的实现全译码、部分译码、线译码;存储介质(存储原理)、读写策略(存取方式)容量扩展;基本结构(RAM、ROM)、性能指标并行、多端口2021/7/301/54不同的存储原理双极型:MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM快闪存储器FLASH易失性存储器非易失性存储器静态SRAM动态DRAM存取速度快,但集

2、成度低,一般用于大型计算机或高速微机的Cache;速度较快,集成度较低,一般用于对速度要求高、而容量不大的场合(Cache)集成度较高但存取速度较低,一般用于需较大容量的场合(主存)。半导体存储器磁介质存储器磁带、软磁盘、硬磁盘光介质存储器只读型、一次写入型、多次写入型2021/7/302/54不同的读写策略数据访问方式并行存储器(ParallelMemory)串行存储器(SerialMemory)数据存取顺序随机存取(直接存取)可按地址随机访问;访问时间与地址无关;顺序存取(先进先出)FIFO、队列(queue)堆栈存储先进后出(FILO)/后进先出(LIFO);向

3、下生成和向上生成;实栈顶(堆栈指针SP);2021/7/303/54堆栈的生成方式2021/7/304/54静态RAM芯片的引脚特性从三总线的角度看:1.地址线数目A、数据线数目D与芯片容量(M×N)直接相关:2A=MD=N2.控制信号应包括:片选信号和读/写信号所以,6264容量:213×8=8K×8可见6264为RAM芯片75/422021/7/305/54产品出厂时存的全是1,用户可一次性写入,即把某些1改为0。但只能一次编程。存储单元多采用熔丝-低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。编程时VCC和字线电压提高可编程只读存储器PROM2

4、021/7/306/54紫外线可擦除ROM(UVEPROM)擦除:用紫外线或X射线擦除。需20~30分钟。缺点:需要两个MOS管;编程电压偏高;P沟道管的开关速度低。浮栅上电荷可长期保存在125℃环境温度下,70%的电荷能保存10年以上。2021/7/307/54写入(写0)擦除(写1)读出特点:擦除和写入均利用隧道效应。浮栅与漏区间的氧化物层极薄(20纳米以下),称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。电可擦除的ROM(EEPROM)2021/7/308/54快闪存储器(FlashMemory)(1)写入利用雪崩注入法。源极接地;漏极接6V;控制

5、栅12V脉冲,宽10s。(2)擦除用隧道效应。控制栅接地;源极接12V脉冲,宽为100ms。因为片内所有叠栅管的源极都连在一起,所以一个脉冲就可擦除全部单元。(3)读出:源极接地,字线为5V逻辑高电平。2021/7/309/54半导体存储芯片的主要技术指标存储容量存取速度功耗可靠性工作电源电压、工作温度范围、可编程存储器的编程次数、成本注意存储器的容量以字节(B)为单位,而存储芯片的容量以位(b)为单位。即存取时间,以ns为单位,也可用存取时间Ta、存取周期Tm和存储器带宽Bm等表示。可用平均故障间隔时间来衡量以mW/芯片或µW/单元为单位2021/7/3010/5

6、4存储容量单位1kilobyteKB=1000(103)Byte1megabyteMB=1000000(106)Byte1gigabyteGB=1000000000(109)Byte1terabyteTB=1000000000000(1012)Byte23.32=10210220230……2021/7/3011/54现代计算机的四级存储结构:寄存器+Cache+主存+辅存CPU内部高速电子线路(如触发器)一级:在CPU内部二级:在CPU外部一般为静态随机存储器SRAM。一般为半导体存储器,也称为短期存储器;解决读写速度问题;包括磁盘(中期存储器)、磁带、光盘(长期存储

7、)等;解决存储容量问题;其中:cache-主存结构解决高速度与低成本的矛盾;主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾;2021/7/3012/54现代计算机中的多级存储器体系结构寄存器组特点:读写速度快但数量较少;其数量、长度以及使用方法会影响指令集的设计。组成:一组彼此独立的Reg,或小规模半导体存储器。RISC:设置较多Reg,并依靠编译器来使其使用最大化。Cache高速小容量(几十千到几兆字节);借助硬件管理对程序员透明;命中率与失效率;主(内)存编址方式:字节编址信息存放方式:大/小端系统、对齐方式辅(外)存信息以文件(file)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。