基于FPGA的IRIG-B码产生器设计与实现-论文.pdf

《基于FPGA的IRIG-B码产生器设计与实现-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子测量技术第38卷第5期ELECTR0NICMEASUREMENTTECHN0LOGY2015年5月基于FPGA的IRIG—B码产生器设计与实现冯胜民陈娟花王国林陈思兵(63726部队银川750004)摘要：随着大规模集成电路和可编程技术的发展，对靶场时统设备的可编程度、集成度的要求越来越高，特别是对于车载测控设备，由于受空间、运输等条件的限制，对时统设备的体积、可靠性提出了更高的要求。结合靶场时统研究项目，提出了一种基于FPGA的IRIG-B码产生器的设计方案，以CycloneIVFPGA芯片EP4CE22为核心，采用原理图和Verilog语言进行编程实现。它具有操作简单、可靠性高、功

2、能拓展性强、体积小等优点，可广泛应用于靶场测控设备之中。关键词：时统设备；FPGA；B码产生器；设计与实现中图分类号：V556．6文献标识码：A国家标准学科分类代码：590．6020DesignandimplicationofIRIG-BcodegeneratorbasedonFPGAFengShengminChenJuanhuaWangGuolinChenSibing(PIAUnit63726，Yinchuan750004，China)Abstract：Withthedevelopmentoflarge—scaleintegratedcircuitandprogrammabletechn

3、ique，thedegreeofintegrationandprogrammableabilityfortimingequipmenthavebeenrequiredhigherandhigherinthetestrange．Astherestrictionofspaceandtransp0rtationcondition，itputsforwardhigherrequirementsforthevolumeandreliabilityoftimingequipmentespeciallyforthevehicleequipment．Combiningwiththeresearchproj

4、ectoftestrangetimingequipment，adesignprojectofIRIG-BcodegeneratorisproposedbasedonFPGAbytheCycloneIVFPGAchipEP4CE22asthecoreandschematicdiagramandVeriloglanguageprogramming．Thesystemhasthecharactersofsimpleoperation，highreliability，smallervolumeandstrongfunctionexpansion，whichcanwidelybeappliedto：

5、measurementandcontrolequipmentoftestrange．Keywords：timingequipment；FPGA；Bcodegenerator；designandimplication1引言斗、外B码等外部基准，选择其中一路产生与其同步的在航天武器试验靶场中，时间统一设备主要为各测控设IRIG—B码信号和各脉冲信号，供其他分系统使用。该时统备提供标准的时间信息和频率基准，协同各测量设备同步板由于基于FPGA设计实现，具有软件无线电所具有的灵工作。活性、开放性等特点，且可靠性大幅提高，抗干扰性能大大目前，靶场时统设备通常采用分离元件和小规模集成增强，最重要的是由

6、于能结合实际应用需求，技术资料完善，使分机操作人员对系统的掌控能力、维护保养维修能力电路设计，结构复杂，集成度低，另外由于技术保密等原因，有了极大地提高。外购的时统设备核心内容不能掌握，导致对设备的维护、保养、维修性差。]。随着大规模集成电路和可编程技术的发2IRIG—B码的编码方法展，对靶场时统设备的可编程度、集成度的要求越来越高，IRIG-B格式时间码(简称B码)为国际通用时间格式码，特别是对于车载测控设备，由于受空间、运输等条件的限用于各系统的时间同步，IRIG-B码信号波形图见图1所示。制，对时统设备的体积、可靠性等提出了更高的要求。]。B码每秒发出一帧时间串码，每个码元宽度为10

7、ms，一针对以上问题和需求，结合靶场时统设备研究项目，提个时帧周期包括100个码元，为脉宽编码。码元的“准时”参考出了一种基于FPGAl8的靶场时统板设计方案，它以点是其脉冲前沿，时帧的参考标志由一个位置识别标志和相Altera公司的CycloneⅣFPGA芯片EP4CE22为核心，邻的参考码元组成，其宽度为8ms；每10个码元有一个位置采用原理图和Verilog语言混合编程，通过接收GPS、北收稿日期：2014—08·