资源描述：
《小数分频器的设计及其应用.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第24卷增刊国外电子测量技术Vol.24,Suppl.2005年9月ForeignElectronicMeasurementTechnologySep.,2005研究与设计小数分频器的设计及其应用尹佳喜(华中科技大学电气与电子工程学院湖北武汉430074)摘要:分频器是数字系统设计中最常见的电路之一,在数字系统设计中,经常需要对时钟进行小数倍分频。本文给出了三种用于实现小数分频的方案,并将三种方案进行了比较。在此基础上,介绍了小数分频器在直接数字频率合成技术和步进电机驱动速度控制中的两种常见应用。关键词:小数分频器直接数字频率合成步进电机频率TheDesignandApplicationo
2、fDecimalFractionFrequencyDividerYinJiaxi(CollegeofElectricityandElectronicEngeneering,HuazhongUniversityofScienceandTechlonogy,Wuhan430074,China)Abstract:Frequencydivisionisoneofthemostcommoncircuitsinthedesignofdigitalsystem.Generally,decimalfractionfrequencydivisionisneeded.Inthispaper,threemeth
3、odstorealizedec-imalfractionfrequencydivisionaregiven,andthecomparisonamongthethreemethodsispresented.ApplicationsofdecimalFractionFrequencydividerintheareasuchasdirectdigitalfrequencysyn-thesistechnologyandsteppermotordrivespeedcontrollerareintroduced.Keywords:decimalfractionfrequencydivider,dire
4、ctdigitalfrequencysynthesis(DDS),steppermo-tor,frequency.速的控制等。0引言1几种小数分频器的设计方法现代电子系统设计中,数字电子系统所占的比例越来越大,现代电子系统发展的趋势是数字化和集成小数分频器的实现方法很多,但其基本原理一化。而在数字系统中,时钟是各模块协同工作的根本样:在若干个分频周期中采取某种方法使某几个周保障,特别是时序数字系统,没有时钟根本无从工作。期少计一个或几个数,即吞脉冲原理,从而在整个计在数字系统设计中,经常需要对基准时钟进行不同倍数周期的总体平均意义上获得一个小数分频比。以数的分频而得到各模块所需的时钟频率,
5、分频器是数下简要说明三种比较常用的小数分频电路的原理及字系统设计中最常见的基本电路之一。设计方法:数字分频器一般有两类:一类是脉冲波形均匀用BCD比例乘法器4527加法级联能对基频进n分布的分频器,即常规分频器;另一类是脉冲波形不行10/X倍分频,其中,n为4527的级联级数,X为均匀分布的分频器。常规分频器一般只能进行整数对4527的置数;积分分频器是比较常见的小数分频倍分频,且分频倍数须为偶数。但在某些场合,时钟器,其基本原理是将小数分频比转换为整数比值,再源与所需的频率不成偶数倍数关系,此时就需要波采用计数器对输入时钟进行计数,根据计数值吞掉形不均匀的分频器,这种分频器除可进行整数倍
6、分一些脉冲,从而得到所需的频率输出;累加器分频则频外,还能进行小数倍分频,从而可以得到相对连续是一种基于相位累加器基本原理的一种分频技术,的频率输出,可应用于很多数字系统中,如直接数字将累加器最高位作为分频输出,根据送入累加器中频率合成中输出波形的频率控制以及步进电机中转不同的累加步长改变分频倍数。作者简介:尹佳喜(1981-),华中科技大学电气与电子工程学院04级研究生,研究方向电力电子与电力传动。12国外电子测量技术第24卷1.1采用BCD乘法器4527实现如图1所示,把BCD比例乘法器4527接成加法级联方式,CLK端输入基准时钟频率fin由晶振电路提供,高位置数K1,低位置数K2,
7、在10个CLK脉冲内4527(1)输出K1个脉冲,同时由INHOUT禁止低位4527(2)对CLK进行比例分配,K1个脉冲直通4527(2)送出。10个CLK脉冲结束时,IN-图2积分分频器原理图HOUT发出脉冲允许4527(2)的CLK进入,则可有一个脉冲插入。如此下去,在100个CLK脉冲率控制,对于频率不变的输入基准时钟,可采用对相内,会有10@K1个脉冲直通送出,以及10个IN-位累加器置不同的累加步长来得到不同
