基于cpld的数控分频器及其应用(doc毕业设计论文)

《基于cpld的数控分频器及其应用(doc毕业设计论文)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数控分频器及其应用第16页共16页1引言计算机组成原理与设计是计算机通信与技术专业本科生的必修课程。在完成理论学习和必要的实验后，本科学生掌握了它的基本原理和各种基本功能的应用，但对硬件实际应用设计和其完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。计算机组成原理与设计的课程设计既要让学生巩固课本学到的理论，还要让学生学习硬件电路设计和用户程序设计，同时学习查阅资料、参考资料的方法。计算机原理与设计的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和

2、理解，充分发挥我们的个体创新能力。1.1设计的目的本次设计的目的就是了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。1.2需求分析这次课程设计的题目是实现基于CPLD的数控分频器及其应用。设计乐曲程序能实现演奏电路，并用原理图方法设计数字时钟，使电路具有校时校分

3、的功能与传统的纯硬件方法相比简单有效。此设计可以适应多家可编程逻辑器件，便于组织大规模的系统设计;便于设计的复用继承和升级更新，具有广阔的应用前景。1.3设计的基本内容传统数字电路设计是利用标准集成电路、电路板来实现电路功能。可编程逻辑器件和EDA技术使设计方法发生了质的变化。把以前“-16-数控分频器及其应用第16页共16页电路设计+硬件搭试+调试焊接”转化为“功能设计+软件模拟+仿真下载”。利用EDA开发平台，采用可编程逻辑器件CPLD/FPGA使硬件的功能可通过编程来实现，这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维

4、，实现多种复杂数字逻辑系统的功能，将原来由电路板设计完成的工作放到芯片的设计中进行，减少了连线和体积，提高了集成度，降低了干扰，大大减轻了电路设计和PCB设计的工作量和难度，增强了设计的灵活性，有效地提高了工作效率，MUSICFLOW增加了系统的可靠性和稳定性，提高了技术指标。本文设计利用VHDL语言设计数控分频器电路，利用数控分频的原理，设计了乐曲演奏电路。采用原理图方法设计数字时钟电路，该电路具有校时、校分功能，由60进制的秒分模块、24进制的小时模块、动态扫描显示模块组成，把数倾家荡产分频电路应用于数字名整点报时的乐曲演奏中，演奏时间为1

5、5s.2VHDL简介VHDL的简介：VHDL是VeryHighspeedIntegratedCircuitHardwareDescriptionLanguage（非常高速集成电路硬件描述语言）的英文缩写。它是由美国国防部支持的一项研究计划，于1983年创建，目的是以文字化方法描述电子电路与系统。至今VHDL约有40年的发展历史，1987年，VHDL成为IEEE标准，即IEEE1076标准，1993年修改为IEEE1164标准，1996年，IEEE又将电路合成的标准程序与规格加入到VHDL语言中，称为1076.3标准。之后，又有1076.4标准和

6、1076.6标准。3设计过程-16-数控分频器及其应用第16页共16页3．1数控分频器系统各部分电路设计系统方框图如图1所示：图1系统结构方框图3.2数控分频器音乐演奏电路设计产生音乐的两个因素是音乐频率和音响的持续时间，首先需要准确地产生音乐中各音符所对应的频率信号，并根据音符的长短控制节拍输出时间。其数控分频音乐演奏电路顶层，设计原理图如图2所：-16-数控分频器及其应用第16页共16页图2数控分频音乐演奏电路顶层设计图3.2.1音乐拍发生器（MUSICFlow）此模块存有一首《茉莉花》乐曲简谱真值表。由一个计数器来控制此真值表按顺序输出简

7、谱，简谱的编码为低音1-7，中音8-14，高音1521。计数器的时钟为4Hz，即每一计数值的停留时间为0.25s，当全音符为Is时，四四拍的四分音符的持续时间。因此真值表表示持续时间的表示方法为全音符重复4,2/4音符重复2,1/4音符重复1。计数时钟信号作为输出音符快慢的控制信号，时钟快时输出节拍速度就快，演奏的速度也就快，时钟慢时输出节拍的速度就慢，演奏的速度自然降低。3.2.2音拊查表器（MAHTaba）音符查表电路即音调发生器实际上是一个查表电路，放置21个音乐简谱对应的频率表，主要作用是由简谱查找到对应的频率，而此频率值作为初值，送到

8、数控分频计数器。3.2.3数控分频器电路(M_GENERAT)数控分频电路是由一个初值可变的加法计数器构成。原理如下:该计数器的模为2047，当计数器