数字电路逻辑设计 第三章.ppt

《数字电路逻辑设计 第三章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电路与逻辑设计第三章集成逻辑门西安邮电学院“校级优秀课程”第三章集成逻辑门目的与要求：了解半导体二极管、三级管和MOS的开关特性；掌握TTL门电路和CMOS门电路的基本工作原理和外特性；熟悉TTL门电路和CMOS门电路的主要参数，掌握门电路的正确使用。重点与难点：TTL门电路和CMOS门电路的外特性。第三章集成逻辑门3.1晶体管的开关特性3.2TTL集成逻辑门3.3MOS逻辑门电路3.4CMOS电路3.1.1晶体二极管的开关特性(a)二极管符号表示(b)二极管伏安特性二极管符号表示及伏安特性3.1晶

2、体管的开关特性晶体二极管开关特性晶体二极管是由PN结构成，具有单向导电的特性。在近似的开关电路分析中，晶体二极管可以作为一个理想开关来分析；在严格的电路分析中或者在高速开关电路中，晶体二极管则不能当作一个理想开关。注意3.1晶体管的开关特性1．二极管的稳态开关特性(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极管相当于一个闭合的开关。（a）二极管正向导通电路（b）二极管正向导通等效电路外加正向电压的情况3.1晶体管的开关特性(2)加反向电压VR时，二极管截止，反向电流IS可忽略。二极管相当于一

3、个断开的开关。（b）二极管反向截至等效电路可见，二极管在电路中表现为一个受外加电压控制的开关。（a）二极管反向截至电路外加反向电压的情况3.1晶体管的开关特性2．二极管的动态开关特性电路处于瞬变状态下晶体管的开关特性称为动态开关特性。二极管的反向恢复过程二极管的动态开关特性tS称为存储时间，tt称为渡越时间，tre=ts+tt称为反向恢复时间，反向恢复时间tre就是存储电荷消散所需要的时间。3.1晶体管的开关特性3.1.2晶体三极管的开关特性1.三极管稳态开关特性（a）基本单管共射电路（b）单管共射电路

4、传输特性基本单管共发射极电路晶体三极管工作于截止区时，内阻很大，相当于开关断开。工作于饱和区时，内阻很低，相当于开关接通状态。放大区：管子有放大能力，iC=βiB3.1晶体管的开关特性3.1晶体管的开关特性2．三极管瞬态开关特性晶体三极管截止和饱和两种工作状态之间的转换需要时间。1）晶体三极管的开启时间ton：三极管从截止向饱和状态转换的时间。由延迟时间td和上升时间tr组成，即ton=td+tr。2）晶体三极管的关闭时间toff：三极管从饱和向截止状态转换的时间。由存储时间ts与下降时间tf组成，即t

5、off=ts+tf。3.1晶体管的开关特性晶体管内部电荷建立和消失过程延迟时间td：从输入信号正跃变瞬间开始，到集电极电流ic上升到0.1Ics所需的时间。上升时间tr：集电极电流ic从0.1Ics开始，上升到0.9Ics所需的时间下降时间tf：晶体三极管的集电极电流ic从0.9Ics开始，下降到0.1Ics所需要的时间存储时间ts：从输入信号Vi负跳变瞬间开始，到集电极电流ic下降至0.9Ics所需的时间3.1晶体管的开关特性3.1.3关于高低电平的概念及状态赋值1.关于高低电平的概念电位指绝对电压的

6、大小，电平指一定的电压范围。高电平和低电平在数字电路中分别表示两段电压范围。例：电路中规定高电平为≥3V，低电平为≤0.7V。TTL电路中通常规定高电平的额定值为3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算做低电平。3.1晶体管的开关特性2.逻辑状态赋值在数字电路中，用逻辑1和逻辑0分别表示输入、输出高电平和低电平的过程称为逻辑赋值。3.1晶体管的开关特性3.2.1TTL逻辑门电路1.TTL与非门电路输入级是由多发射极晶体管T1和电阻R1组成的一个与门，其功能是实现输

7、入逻辑变量A、B、C的与运算。中间级是由T2、R2及R3组成的一个电压分相器，它在T2的发射极与集电极上分别得到两个相位相反的电压信号，用来控制输出级晶体管T3和T4的工作状态，使它们轮流导通。是由T3、D4、T4和R4构成的一个非门。输出级采用的推挽结构，使T3、T4轮流导通（1）电路组成3.2TTL集成逻辑门（2）功能分析①输入端至少有一个低电平(VIL=0.3V)T1的基极电位vB1=vBE1+VIL=1VT2和T4处于截止状态T1处于深饱和状态，vC1=VIL+VCE（sat1）≈0.4V输出

8、高电平，与非门处于关闭状态。T3和D4处于导通状态3.2TTL集成逻辑门T1管处于倒置工作状态。T2和T4处于饱和状态。②输入端全部接高电平(VIH=3.6V)输出电压vO为：VO=VCES4≈0.3V=VO输出低电平，与非门处于开门状态T3、D4处于截止状态。3.2TTL集成逻辑门由此可见，电路的输出和输入之间满足与非逻辑关系。在两种工作状态下，各晶体管工作情况如表所示：TTL与非门各级工作状态输入T1T2T3D4T4输出与非门状态全部为