小型化高速数据记录器.pdf

小型化高速数据记录器.pdf

ID:52409734

大小:277.55 KB

页数:3页

时间:2020-03-27

小型化高速数据记录器.pdf_第1页
小型化高速数据记录器.pdf_第2页
小型化高速数据记录器.pdf_第3页
资源描述:

《小型化高速数据记录器.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2011年仪表技术与传感器20l1第4期InstrumentTechniqueandSensorNO.4小型化高速数据记录器张耀,徐智勇,张启衡,张文沛(1.中国科学院光电技术研究所,四川成都610209;2.中国科学院研究生院,北京100039)摘要:针对高速数据记录日益多元化的需求,设计了一种小型化高速数据记录器,采用吉比特串行收发器提供了高速数据流输入接口;SOPC(片上可编程系统)技术实现了数据流的实时压缩、附加信息叠加及记录器与千兆网络的互连;大容量非易失存储体(Nandflash)作为数据载体具有抗震动、体积小、温度范围宽、易插拔的特点

2、。已成功应用到光电测量设备中,数据压缩速度为300MB/s,存储速度为160MB/s,千兆网络的传输速度可达到420Mbit/s.关键词:小型化;实时压缩;片上可编程系统;非易失存储;千兆网中图分类号:TP393文献标识码:A文章编号:1002—1841(2011)04—0063—03Small-sizedHigh-speedDataRecorderZHANGYao一,XUZhi—yong,ZHANGQi—heng,ZHANGWen—pei。(1.InstituteofOpticsandElectronics,ChineseAcademyofSci

3、ences,Chengdu610209,China;2.GraduatedSchool,ChineseAcademyofSciences,Beijing100039,China)Abstract:Tovariousrequirementsaboutdatastoringindifferentfields,thispaperpresentedakindofsmall—sizedhigh—speeddatarecorder.Gigabitserialreceiversuppliedhigh—speedinterfaceforinputdata,real

4、—timedatacompressed,additionalinformationjoinedandGigabitnetimplementedwithSOPC(systemofprogrammableonchip),largecapacityandnonvolatileNandflashstorageusedfordatacarrierwithexcellentseismicbehavior,widetemperaturerangeandeasyswap.Allthetechnologiesguaranteeratioofcompressis300

5、MB/s,performanceofstoringis160MB/sanddatatransmissionwithGigabitnetachieves420Mbps.Keywords:small—sized;real—timecompress;SOPC;Nandflashstoring;gigabitnet0引言数据采集与存储系统是信号与信息处理系统的重要组成部分。伴随数据采集速度的提高和信号处理算法的要求,对数据存储的速度和效率的要求也越来越高,而且对应用环境的要求也越来越苛刻。目前典型的数据存储方案有:基于计算机总线的硬盘存储技术⋯,但计算机总

6、线带宽限制了存储速度且体积庞大;硬盘直写的数据存储技术_2J,但硬盘的环境适应性较差;基于DDR(双数据率)模组存储技术,存储容量小,适合短时超高速存储。文中基于SOPC(片上可编程系统)技术,以图1记录器总体结构设计框图大容量非易失存储体(Nandflash)作为数据载体,设计了一种2主要模块设计小型化的高速数据记录器,该记录器体积小,可靠性高,已成功2.1高速串行接口模块应用于光测设备中。从并行I/O电路到串行I/O连接功能解决方案的转变,成1记录器硬件结构为一种能够降低系统成本、简化系统设计并提供所需的扩展图1为记录器结构框图,主要由高速数据

7、吉比特串行收发性,从而满足新的带宽需求的手段,这种转变受到了各行业的器,Nandflash大容量数据存储卡,可编程逻辑器件(FPGA)等组推动。与传统的并行实现方法相比,基于串行I/O的设计具有成。串行收发器可为输入数据流提供单路最高6.25Gbit/s的很多优势,包括:器件引脚数少、降低了电路板空间要求、连接数据带宽;Nandflash存储卡容量达到64GByte,可接收器较小、电磁干扰降低并具有较好的抗噪能力,但设计中也面临一定难度的挑战,包括:信号完整性、阻抗和功率要求、屏蔽160MBit/s的持续数据存储,且集成了USB2.0接口,易插拔;

8、性要求、印刷电路板(PCB)设计要求以及连接器和电缆的选择FPGA及外围DDR缓存,RAM阵列实现了基于linux操作系统

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。