地大机电EDA实验报告.doc

《地大机电EDA实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、.专业整理.基础实验实验一组合逻辑设计一、实验目的：1.通过一个简单的3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。2.掌握组合逻辑电路的静态测试方法。3.初步了解MAXPLUSII原理图输入设计的全过程。二、实验的硬件要求：1、主芯片：EP1K10TC100—32、时钟源3、八位七段数码显示管4、四位拨码开关。5、输入：DIP拨码开关3位。6、输出：LED灯。三、实验器材：1.超想-3000TB综合实验仪1台2.HK51TB仿真板1块四、实验内容：1、用拨码开关产生8421BCD码，用CPLD产生字形编码电

2、路和扫描驱动电路，然后进行仿真，观察波形，正确后进行设计实现，适配化分。调节时钟频率，感受“扫描”的过程，并观察字符亮度和显示刷新的效果。2、编一个简单的从0～F轮换显示十六进制的电路。五、实验原理：三八译码器三输入，八输出。当输入信号按二进制方式的表示为N时，输出端从零标记到八。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位有效的情况下，能表示所有的输入组合。.学习帮手..专业整理.3-8译码器真值表输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000001010011100101110

3、1110000000100000010000001000000100000010000001000000100000010000000四位拨码开关提供8421BCD码，经译码电路后成为7段数码管的字形显示驱动信号。（A…G）扫描电路通过可调时钟输出片选地址SEL[2..0]。由SEL[2..0]和A..G决定了8位中的哪一位显示和显示什么字形.SEL[2..0]变化的快慢决定了扫描频率的快慢。1、参考电路(时钟频率>40HZ,如图2—4—1)图1—5—12、参考电路(时钟频率<2HZ,如图2—4—2).学习帮手..专

4、业整理.图1—5—2六、实验连线：输入信号：D3，D2，D1，D0所对应的管脚同四位拨码开关相连；清零信号RESET所对应的管脚同按键开关相连；时钟CLK所对应的管脚同实验箱上的时钟源相连；输出信号：代表扫描片选地址信号SEL2，SEL1，SEL0的管脚同四位扫描驱动地址的低3位相连，最高位地址接“0”（也可悬空）；代表7段字码驱动信号A，B，C，D，E，F，G的管脚分别同扫描数码管的段输入a,b,c,d,e,f,g相连。七、实验步骤：1.进入WINDOWS操作系统，打开MAXPLUSII。2.设计输入。3.保存原理

5、图。4.用相关软件对程序进行管脚的定义、编译、仿真、下载，完成整个实验的设计。八、实验程序图.学习帮手..专业整理.七、实验结果：拨动三个拨码输入开关，对应的LED指示灯点亮，实现译码功能，即实现了三个开关的任意组合。应用实验实验二梁祝音乐演奏实验一、实验目的:1.了解普通扬声器的工作原理。.学习帮手..专业整理.1.使用FPGA产生不同的音乐频率。2.进一步体验FPGA的灵活性。二、实验硬件要求:1.375KHz信号源。2.FPGAEP1K10TC100—3主芯片。3.扬声器。三、实验原理：本实验是完成一小

6、段音乐程序的开发，然后再用扬声器进行试听。下面主要介绍一下完成本实验的几个主要部分的工作原理。1、音符的产生：音符的产生是利用计数器对输入的时钟信号进行分频，然后输出不同的频率来控制扬声器发不同的声音。计数器必须是模可变的计数器，也就是其初始计数值可变，这样便可以对其进行初始化，使其从不同的初始值开始计数，实现对输入时钟信号的不同分频。2、节拍的产生：节拍也是利用计数器来实现，如果某一个音符需要维持的时间比较长，那么就可以在此计数器从计数值A到计数值B之间都维持该音符，很显然，A和B之间的间隔越大，那么该音符维持的时

7、间也就越长。3、乐谱的存储：乐谱是一个固定的组合电路，根据不同的输入值，然后输出一个固定的值，该值就是音符产生计数器的分频的初始值。适当的选择这些计数器和组合电路，便可完成不同的乐曲和不同节奏。四、实验内容及步骤：本实验要完成的任务是设计一个驱动扬声器产生梁祝音乐的程序，设计步骤如下：1、编写音乐输出的VHDL代码。.学习帮手..专业整理.1、用MaxPlusII对其进行编译仿真。2、在仿真确定无误后，选择芯片ACEX1K10TC100—3。3、给芯片进行管脚绑定，在此进行编译。4、根据自己帮点的管脚，在实验箱上对扬

8、声器接口和FPGA之间进行正确连线。5、给目标板下载代码，观看实验结果。五、实验连线：Clk：时钟输入信号，接375KHz的时钟源。Spk：输出，接扬声器部分的输入端。六、实验VHDL程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std