数字电子技术(电子所复试总结).doc

数字电子技术(电子所复试总结).doc

ID:51647963

大小:44.00 KB

页数:3页

时间:2020-03-14

数字电子技术(电子所复试总结).doc_第1页
数字电子技术(电子所复试总结).doc_第2页
数字电子技术(电子所复试总结).doc_第3页
资源描述:

《数字电子技术(电子所复试总结).doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《数字电子技术》参考书:《数字电子技术基础》阎石高教出版社第一章逻辑代数基础本章掌握卡诺图,本章没有什么可以问的,唯一被问过的就是前年一个师姐被黑勇问“什么是卡诺图?”答案:卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内,此方格图称为卡诺图。卡诺图具有一个重要性质:可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。用卡诺图化简逻辑函数的基本原理就是把上述逻辑依据和图形特征结合起来,通过把卡诺图上表征

2、相邻最小项的相邻小方格“圈”在一起进行合并,达到用一个简单“与”项代替若干最小项的目的。第二章门电路(重点)(本章重点在于基本的输出结构(oc三态),噪声容限以及)1三极管的四种工作方式(放大,饱和,截至,反向)(问过)答案:放大,饱和,截至,反向2什么是倒相级(push-pull,totem-pole)3输入断噪声容限,交流噪声容限的概念(重点理解)4oc门与三态门的原理,三态包括哪三态?答案:OC门原理其实很简单,就是晶体管集电极开路(场效应管漏极开路)就是开集了,Cmos电路里相应就是开漏

3、;使用时要通过,电阻上啦。特点:驱动能力强,门电路中可做与操作,另外可作为驱动电平转换。三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态。三态门都有一个EN控制使能端,来控制门电路的通断。5总线结构,线与实现线与的电路连接,就是将n个OC门集电极并联,然后共用那一个外接的负载电阻作为他们的集电极负载电阻。这样,当有任何一个门输入全为1的时候,它的输出就为0,而n个门电路输出端又是连接在一起的,所以输出为0,实现了线与。这种网络拓扑结构中所

4、有设备都直接与总线相连,它所采用的介质一般也是同轴电缆(包括粗缆和细缆),不过现在也有采用光缆作为总线型传输介质的,如后面我们将要讲的ATM网、CableModem所采用的网络等都属于总线型网络结构。6coms电路的最大特点(静态功耗小),cmos与ttl电路的比较有什么优点?(重点)TTL门电路的空载功耗与CMOS门的静态功耗相比,是较大的,约为数十毫瓦(mw)而后者仅约为几十纳(10-9)瓦;在输出电位发生跳变时(由低到高或由高到低),TTL和CMOS门电路都会产生数值较大的尖峰电流,引起较

5、大的动态功耗。TTL和COMS电路比较:1)TTL电路是电流控制器件,而coms电路是电压控制器件。2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。3)COMS电路的锁定效应:COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。这种效应就是锁定效应。当产 生锁定效应时,COMS的内部电流能达到40m

6、A以上,很容易烧毁芯片。TTL逻辑电平即Transistor-TransistorLogic,CMOS逻辑电平即Complementarymetal-oxide-semiconductor7栓锁效应及其防护(重点,周老师喜欢问,要理解)在CMOS电路中PMOS和NMOS经常作互补晶体管使用,它们相距很近,可以形成寄生可控硅结构,一旦满足触发条件,将使电路进入低压大电流的状态,这就是闩锁效应。闩锁效应是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。闩锁效应是由NMOS的有源区、

7、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻,使寄生的三极管不会处于正偏状态。8tphltplhtsetupthold各代表什么意思?(重点,考过)建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(holdtime)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时

8、间不够,数据同样不能被打入触发器。 如图1。数据稳定传输必须满足建立和保持时间的要求,当然在一些情况下,建立时间和保持时间的值可以为零。PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间(如图2)tPHL是指光耦从高电平到低电平的转换时间,也成建立时间。tPLH是指光耦从低电平到高电平的转换时间,也成建立时间。这两个参数主要影响光耦的转换速度第三章组合逻辑电路(章重点:竞争-冒险现象)1组合逻辑和时序逻辑的区别(有无记忆)2加法器有几种?(问过,很简单),超前进位加法器的原理和优缺

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。