palplagal数字逻辑系统.ppt

《palplagal数字逻辑系统.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、可编程逻辑器件（PLD)可编程逻辑阵列PLA可编程阵列逻辑PAL通用阵列逻辑GAL可编程逻辑器件PLD:由用户自己而不是芯片的生产厂家最后完成其逻辑功能，允许用户在相应的软硬件平台的支持下，通过编程开发出自己的芯片。具有很强的逻辑设计灵活性，是数字设计的方向PLD的基本结构包含两个基本部分：一是逻辑阵列，由与阵列、或阵列和反向器构成，可实现任何组合逻辑。二是输出单元或宏单元。设计者可以自己组配其输出结构，直接输出就是组合逻辑，通过寄存器输出可以实现时序逻辑。以“与/或”阵列为基础的包括四种基本类型：

2、PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用可编程阵列逻辑）。它们的区别在于哪个矩阵可编程和输出结构的形式。可编程逻辑阵列PLA（ProgrammableLogicArray）PLA的基本结构是基于“与或阵列”，它的“与阵列”和“或阵列”都是可编程的。由于PLA器件的资源利用率低,现在已经很少使用。PLA可分为组合可编程逻辑阵列PLA和时序可编程逻辑阵列PLA两种类型组合可编程逻辑阵列PLA的逻辑结构：由一个“与”阵列和一个“或”阵列构成，“与”阵列

3、和“或”阵列都是可编程的。时序可编程逻辑阵列PLA的逻辑结构：由“与”阵列、“或”阵列和一个用于存储以前状态的触发器网络构成。可编程逻辑阵列应用在可编程逻辑阵列PLA的应用中，有一种是用来控制资料路径，在指令集内事先定义好逻辑状态，并用此来产生下一个逻辑状态(透过条件分支)。举例来说，如果目前机器(指整个逻辑系统)处于二号状态，如果接下来的执行指令中含有一个立即值(侦测到立即值的栏位)时，机器就从第二状态转成四号状态，并且也可以进一步定义进入第四状态后的接续动作。因此PLA等于扮演(晶片)系统内含的

4、逻辑状态图(statediagram)角色。可编程逻辑阵列应用除了可编程逻辑阵列PLA外，其他常用的可程式逻辑装置还有可程式阵列逻辑(PAL)、复杂可程式逻辑装置(CPLD)以及现场可程式逻辑闸阵列(FPGA)。要注意的是，虽然可程式逻辑阵列一词中带有“可程式”一字，但不表示所有的PLA都是具有现场性的可程式化能力。事实上许多都属遮罩性的可程式化，性质与ROM相同，必须在晶片製造厂内就执行与完成程式化设定，尤其是内嵌于电路较复杂的晶片(例如：微处理器)的PLA多属此种程式化方式。可编程阵列逻辑PAL

5、（ProgrammableArrayLogic）PAL的基本结构也是基于“与或阵列”的，它的“与阵列”是可编程的而“或阵列”是固定的。PAL最早出自AMD公司。PAL的基本电路结构可编程阵列逻辑PAL(ProgrammableArrayLogic）基本组成包括：输入互补缓冲；可编程与阵列；固定或阵列；特定的输出电路。采用双极型熔丝工艺，工作速度较高（10－35ns）。对与阵列编程可以获得不同形式的组合逻辑函数。PAL和触发器可构成时序电路。与阵列可编程使输入项增多，或阵列固定使器件简化。或阵列固定明

6、显影响了器件编程的灵活性。4输入4输出16乘积项PAL器件的基本结构图编程后的PAL电路PAL的输出和反馈结构PAL器件的型号很多，典型的输出和反馈结构通常有五种：1.专用输出基本门阵列结构2.异步可编程I/O结构3.寄存(时序)输出结构4.异或－寄存器型输出结构5.运算选通反馈结构专用输出基本门阵列结构四个乘积项输入信号四个乘积项通过或非门低电平输出。一个输入如输出采用或门，为高电平有效PAL器件。若采用互补输出的或门，为互补输出器件。8个乘积项当最上面的乘积项为高电平时，三态门开通，I/O可作为

7、输出或反馈；为低电平时，三态门关断，作为输入。两个输入，一个来自外部I，另一来自反馈I/O。专用输出基本门阵列结构异步可编程I/O结构或门经三态缓冲器由I/O端引出，三态门受与阵列中第一行的与门所对应的乘积项控制。当三态门的控制端为“0”时，三态门禁止，输出呈高阻状态，I/O引脚作输入使用。来自I/O端的输入信号通过反馈输入缓冲器送到可编程的与阵列中。当控制端为“1”时，三态门被选通，I/O引脚作输出使用。同时该输出通过反馈输入缓冲器送到可编程的与阵列中，故此时I/O端同时具有输入、输出功能。这种

8、结构的产品有PAL16L8、PAL20L10等。寄存（时序）输出结构输出使能OE8个乘积项CP和输出使能OE是PAL的公共端或门的输出通过D触发器，在CP的上升沿时到达输出。触发器的Q端可以通过三态缓冲器送到输出引脚触发器的反相端反馈回与阵列，可构成时序逻辑电路寄存（时序）输出结构或门之后增加了一个D触发器，在时钟上升沿作用下或门的输出(输入乘积项的和)寄存在D触发器的Q端，当使能信号OE有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。触发器Q非输出经过一