数字逻辑系统设计new

数字逻辑系统设计new

ID:17380486

大小:116.50 KB

页数:14页

时间:2018-08-30

数字逻辑系统设计new_第1页
数字逻辑系统设计new_第2页
数字逻辑系统设计new_第3页
数字逻辑系统设计new_第4页
数字逻辑系统设计new_第5页
资源描述:

《数字逻辑系统设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字逻辑系统设计课程设计报告题目智力竞赛抢答器设计学院电子信息工程学院专业电子工程学院学生姓名万海堂班级A1122学号11111010202指导教师盛老师二〇一三年十二月14目录摘要:21.EDA技术的发展3一、设计内容及要求41、设计内容42、设计要求4二、抢答器设计方案51、设计方案5三、主要VHDL源程序与系统模块51.抢答鉴别电路QDJB的VHDL源程序和模块52分器电路JFQ的VHDL源程序63计时器电路JSQ的VHDL源程序84数码管显示电路的VHDL源程序95力抢答器在QUARTUSII中所用的引脚分配框图11四、路抢答

2、器总电路图及系统仿真11五、设计技巧分析13心得体会14六、参考文献14摘要:智力抢答器是“快乐学习”这一教育模式的典范,它采用在规一段时间内抢答与必答等方式,在给人们的生活带来乐趣的同时,也使参与与观众在愉悦的气氛中学到一些科学知识与生活知识,因此很受大家的喜欢。但是,在这类比赛中,对14于水先抢答后抢答,在何时抢答,如何计算答题时间等等问题,我们需要一种具备自动锁存,置位,清零等功能智能抢答器来解决这些问题。关键字:FPGA,VHDL,波形图,引脚分配1.EDA技术的发展人类社会已进入到高度发达的信息化社会,信息社会的发展离不开电

3、子产品的进步。现代电子产品在性能提高、复杂度增大的同时,价格却一直呈下降趋势,而且产品更新换代的步伐也越来越快,实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表,目前已进展到深亚微米阶段,可以在几平方厘米的芯片上集成数千万个晶体管;后者的核心就是EDA技术。EDA是指以计算机为工作平台,融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包,主要能辅助进行三方面的设计工作:IC设计,电子电路设计以及PCB设计。没有EDA技术的支持,想要完成上述超大规模集成电路的设计制造是不

4、可想象的,但是面对当今飞速发展的电子产品市场,设计师需要更加实用、快捷的EDA工具,使用统一的集体化设计黄精,改变传统的设计思路,将精力集中到设计构想、方案比较和寻找优化设计等方面,需要以最快的速度,开发出性能优良、质量一流的电子产品,对EDA技术提出了更高的要求。未来的EDA技术将在仿真、时序分析、集成电路自动测试、高速印刷版设计及开发操作平台的扩展等方面取得新的突破,向着功能强大、简单易学、使用方便的方向发展。2.EDA技术的设计优势传统的设计方法采用自底向上的设计方法,一般先按电子系统的具体功能要求进行功能划分,然后对每个子模块

5、画出真值表,用卡诺图进行手工逻辑简化,写出布尔表达式,画出相应的逻辑线路图,再据此选择元器件,设计电路板,最后进行实测与调试,由于无法进行硬件系统功能仿真,如果某一过程存在错误,查找和修改十分不便,所以这是一种费时、14费力的设计方法,而现代电子设计技术(EDA)是自顶向下且先进高效的。在电子产品的设计理念、设计方式、系统硬件构成、设计的重用性、知识产权、设计周期等方面,EDA技术具有一定的优势。所以本次设计的抢答器抛弃了传统的设计方法,选择了采用主流的EDA技术进行设计。智力抢答器设计一、设计内容及要求1、设计内容在许多比赛活动中,

6、为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者。同时,还可以设置计分、犯规及奖惩计录等多种功能。2、设计要求((1)设计制作一个可容纳四组参赛者的数字智力抢答器,每组设置一个抢答按钮供抢答者使用。(2)电路具有第一抢答信号的鉴别和锁存功能。(3)设置计分电路。(4)设置犯规电路。14二、抢答器设计方案1、设计方案抢根据系统设计要求可知,系统的输入信号有:各组的抢答按钮A、B、C、D,系统清零信号CLR,系统时钟信号CLK,计分复位端RST,加分按钮端ADD,计时预置控制端LD

7、N,计时使能端EN,计时预置数据调整按钮TA、TB;系统的输出信号有:四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD,四个组抢答时的计时数码显示控制信号若干,抢答成功组别显示的控制信号若干,各组计分动态显示的控制信号若干。三、主要VHDL源程序与系统模块1.抢答鉴别电路QDJB的VHDL源程序和模块-QDJB.VHDLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYQDJBISPORT(CLR:INSTD_LOGIC;A,B,C,D:INSTD_LOGIC;A1,

8、B1,C1,D1:OUTSTD_LOGIC;STATES:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDENTITYQDJB;ARCHITECTUREARTOFQDJBISCONSTANTW1:ST

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。