数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt

数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt

ID:50321798

大小:377.00 KB

页数:49页

时间:2020-03-08

数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt_第1页
数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt_第2页
数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt_第3页
数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt_第4页
数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt_第5页
资源描述:

《数字电路与逻辑设计 教学课件 作者 邹虹 第7章-半导体存储器.ppt》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第7章半导体存储器和可编程逻辑器件半导体存储器7.17.1半导体存储器7.1.1半导体存储器的类型、特点和技术指标按制造工艺来分,半导体存储器分为双极性和MOS型存储器。按存取方式分,半导体存储器可以分为顺序存取存储器、只读存储器和随机存取存储器3类。顺序存取存储器(SequentialAccessMemory,SAM):具有“先入先出”(FIFO)或“先入后出”(FILO)的特点。只读存储器(ReadOnlyMemory,ROM):信息被事先固化到存储器内,可以长期保留,断电也不丢失。在正常运行时,只能读出信息,不能写入。只读存储器中又可分为

2、固定ROM、可编程ROM。可编程ROM又可分为PROM(ProgrammableReadOnlyMemory),EPROM(ErasableProgrammableReadOnlyMemoryRead),EEPROM(ElectricallyErasableProgrammableReadOnlyMemoryRead)和快闪存储器(FlashMemory)几种类型。随机存取存储器(RandomAccessMemory,RAM):可在任何时刻随机地对任意一个单元直接存取信息。是一种易失性存储器,如果断电,则存储数据丢失。可分为静态存取存储器(SRA

3、M)和动态存取存储器(DRAM)。半导体存储器的性能可由存储容量和存取时间这两个技术指标来衡量。存储容量就是该存储器基本存储单元的总数。一个有1024个基本存储单元的存储器,其存储容量为1K(1K=1024bit)。存储器的存取时间一般用读(写)周期来描述,连续两次读(写)操作所间隔的最短时间称为读(或写)周期。7.1.2顺序存储器(SAM)图7-1动态CMOS移存单元图7-3(a)所示为1024×1位SAM原理图。图7-21024位动态移存器为先入先出型顺序存取存储器,简称FIFO(FirstInFirstOut)型SAM。利用双向动态移

4、存器还可构成先入后出型顺序存取存储器,简称FILO(FirstInLastOut)型SAM,如图7-3(b)所示。7.1.3只读存储器(ROM)ROM主要由地址译码器、存储矩阵和输出缓冲器3部分组成,其基本结构如图74所示。每一条译码输出线Wi称为“字线”,每当给定一个输入地址时,只有一条输出字线Wi有效,该字线可以在存储矩阵中找到一个相应的“字”,并将字中的m位信息Dm-1~D0送至输出缓冲器。存储矩阵中的“字”个数称为“字数”,读出Dm-1~D0的每条数据输出线Di也称为“位线”存储器的容量用存储单元的数目来表示,写成“字数乘位数”的

5、形式。有2n个字,字长为m,2n×m位。图7-5所示为具有两位地址输入和4位数据输出的ROM结构图4.ROM在组合逻辑设计中的应用表7-1所示图中“·”表示固定连接。图中“×”表示编程连接。从组合逻辑结构来看,ROM中的与阵列形成输入变量的所有最小项,即每一条字线对应输入地址变量的一个最小项;或阵列相当于由ROM实现的逻辑函数的真值表。字线与位线的交点“×”表示1(无交点表示0),位线表示输出函数。PROM实现组合逻辑函数一般按以下步骤进行。(1)将输入变量作为地址输入变量,字线W0~Wn与最小项相对应,绘出与阵列。2-1(2)位线作为逻辑

6、函数的输出。根据函数的最小项表达式列出真值表。(3)由真值表对照绘出或阵列。在或阵列中,输入变量取值组合(最小项)由字线表示,函数由位线表示。1由字线与位线的交点表示。【例7-1】用PROM设计一个4位二进制码转换为格雷码的代码转换电路。表7-2二进制码转换为格雷码的真值表输出函数的最小项之和式为:用PROM实现码组转换的阵列图及逻辑符号图分别如图7-10所示,其中与门、或门从略。7.1.4随机存储器(RAM)随机存储器也称随机存取存储器或随机读/写存储器,简称RAM。RAM工作时可以随时从任何一个指定的地址读、写信息。RAM主要由地址译码器

7、、存储矩阵和读/写控制电路3部分组成,结构如图7-11所示。地址译码器一般都分成行地址译码器和列地址译码器两部分,行地址译码器将输入地址代码的若干位A1~Ai译成某一条字线有效,从存储矩阵中选中一行存储单元;列地址译码器将输入地址代码的其余若干位Ai+1~An-1译成某一根输出线有效,从字线选中的一行存储单元中再选中一位(或n位)。总之经行、列地址译码器译码,使相应的存储单元与读/写电路和I/O(输入/输出端)接通,以便对这些单元进行读/写操作。读/写控制电路用于对电路的工作状态进行控制。CS称为片选信号,当CS=0时,RAM工作,CS=1时

8、,所有I/O端均为高阻状态,不能对RAM进行读/写操作。R/W称为读/写控制信号,R/W=1时,执行读操作,将存储单元中的信息送到I/O

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。