数字电路与逻辑设计 教学课件 作者 邹虹 第4章-集成触发器.ppt

《数字电路与逻辑设计 教学课件 作者 邹虹 第4章-集成触发器.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第4章集成触发器触发器（Flip-Flop）是一种具有记忆功能，可以存储二进制信息的双稳态电路，它是组成时序逻辑电路的基本单元。基本RS触发器4.1钟控触发器4.2主从JK触发器4.3边沿触发器4.44.1基本RS触发器当Q=0，Q=1时，称触发器处于0状态；反之，当Q=1，Q=0时，称触发器处于1状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn表示；把在输入信号作用下触发器被触发后所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。称SD为置1端或置位(SET)端；RD称为置0

2、或复位(RESET)端。触发器的逻辑功能通常可以用状态转移真值表(状态表)、特征方程(状态方程)、状态转移图和激励表、工作波形4种形式来描述，它们之间可以相互转换。1.状态转移真值表2.特征方程(状态方程)其中，RD+SD=1是使用该触发器的约束条件，即正常使用时应避免RD和SD同时为0。3.状态转移图和激励表4.工作波形4.2钟控触发器钟控触发器是在基本RS触发器的基础上加上触发导引电路而构成，分为钟控RS、D、JK、T和5种类型。4.2.1钟控RS触发器当CP=0时，SD=1，RD=1，由基本RS触发器功能可知，

3、触发器状态维持不变。当CP=1时，SD=S，RD=R，触发器的状态将随输入信号R和S的变化而变化。触发器的特征方程为RS=0是约束条件，表示在CP=1时为确保电路正常工作，应避免出现输入信号R和S同时为高电平的现象。4.2.2钟控D触发器（a）逻辑电路图(b)逻辑符号图4-9钟控D触发器当CP=0时，SD=1，RD=1，由基本RS触发器功能可知，触发器状态维持不变。当CP=1时，SD=D，RD=D，触发器的状态将随输入信号D的变化而变化。触发器的特征方程为SD和RD正好互补，即SD+RD=1，约束条件自动满足

4、。由于钟控D触发器在时钟作用下，次态Qn+1始终和输入D一致，因此，又称D触发器为延迟触发器或D锁存器。4.2.3钟控JK触发器（a）逻辑电路图(b)逻辑符号图4-10钟控JK触发器当时时，，，由基本触发器功能可知，触发器状态维持不变。当时时，，，触发器的状态将随输入信号J和K的变化而变化。根据基本RS触发器的特征方程（4-1），可以得出当CP=1时钟控JK触发器的特征方程为其约束条件，因此，不论J,K信号如何变化，基本触发器的约束条件始终满足。4.2.4钟控T和T’触发器1.钟控触发器钟控触发器JK的输入信号端J和

5、K连在一起，共同作为一个信号输入端，即得钟控T触发器，如图4-13所示。图4-13钟控T触发器逻辑电路图触发器的特征方程为由表4-10可知，当T=0时，触发器状态保持不变；而当T=1时，每来一个CP，触发器的状态就会翻转(Toggle)一次。T触发器也就由此而得名，并且又常被称为计数触发器。它是JK触发器的特殊情况。图4-14钟控T触发器状态转移图图4-15D触发器转换成T触发器2.钟控T′触发器将上述T触发器的输入端T恒接高电平，就成了钟控T′触发器。可看作T触发器在T恒等于1条件下的特例。其状态方程为4.2.

6、5锁存器①一位触发器只能传送或存储一位数据，锁存器不是一位触发器，而是多位触发器的组合。能一次传送或存储多个数据的电路。②锁存器一般还有输出的三态控制，使得输出具有0，1或高阻三个状态。它可以使输出端状态不再随输入端的状态变化而变化，处在锁存状态。常用的8位D锁存器CT74373具有两个控制端：OC和C。其中，OC是输出控制，当OC=0时，锁存器正常工作；当OC=1时，所有触发器的输出都呈高阻状态。C是存储控制，也就是使能控制，当C=0时，输出保持原来状态；当C=1时，将数据D写入到锁存器。图4-16锁存器CT7437

7、3逻辑符号以上分析的钟控触发器电路均由4个与非门组成，当钟控信号CP为低电平(CP=0)时，触发器不接受输入激励信号，输出状态保持不变；当钟控信号CP为高电平(CP=1)时，触发器接受输入激励信号，状态发生转移。这种钟控方式称为电位触发方式。在约定电平期间虽然输入信号没有变化，但触发器也发生连续不停的翻转现象称为触发器的空翻。4.3主从JK触发器4.3.1主从JK触发器的工作原理图4-18主从JK触发器原理电路图主从JK触发器的基本工作原理如下。①在CP=0期间，主触发器的输出Q主和Q主状态不变；从触发器接收来自主

8、触发器输出端的数据，其输入信号为②在CP=1期间，从触发器输出状态不会再发生变化。主触发器的输出要随着输入信号J和K的变化而发生变化，其输入信号为由于在CP=1之前，主触发器状态和从触发器状态是一致的，即Qn主=Qn。则上式可以改写为也就是说，主从JK触发器的功能描述和钟控JK触发器完全一样。由此可以看出