资源描述：
《Verilog HDL与CPLD FPGA项目开发教程 教学课件 作者 聂章龙 01 开发入门课件任务二.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、【任务二】CPLD/FPGA器件识别2021/9/91学习目标设计能掌握Altera公司的MAX7000系列产品和MAXII系列产品的资料和工作过程能力目标能识别Altera公司CPLD系列或FPGA系列芯片会利用数字资源、纸质资源查找、使用MAX7000、MAXII系列产品的资料2学习目标设计Altera公司的MAX7000、MAXII系列产品功能特性知识目标Altera公司CPLD系列或FPGA系列芯片基本知识较强的组织纪律良好的行为习惯素质目标积极主动的学习状态互帮互助的同学关系3教学情境设计本节主要介绍了Altera产品，重点描述了Altera公司的MAX7000、MA
2、XII系列产品功能特性。内容表1.2.1教学安排表序号教学内容技能训练知识要点学时数时间（分钟）1Altera产品简介能了解Altera产品的概况①CPLD产品概况；②FPG产品概况；2402MAX7000、MAXII系列产品功能特性会用MAX7000、MAXII系列产品编程MAX7000、MAXII系列产品的基本功能及编程方式；404教学任务子任务一子任务二CPLD/FPGA产品概况MAX系列产品的基本功能及编程方式5(1)主流PLD产品子任务一CPLD/FPGA产品概况表1.2.2MAXII器件家族特性EPM240/GEPM570/GEPM1270/GEPM2210/G逻辑
3、单元(LE)2405701,2702,210等效宏单元（Macrocell）1924409801,700最大用户IO80160212272内置Flash大小(bit)8K8K8K8K管脚到管脚延时(ns)3.6-4.53.6-5.53.6-6.03.6-6.56(2)主流FPGA产品表1.2.3Cyclone系列芯片型号（1.5V）逻辑单元锁相环M4KRAM块备注EP1C32,910113每块RAM为4Kbit，可以另加1位奇偶校验位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,060264表1.2.4CycloneII系列
4、概览特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70逻辑单元（LE）4,6088,25618,75233,21650,52868,416M4KRAM块263652105129250RAM总量119,808165,888239,616483,840594,4321,152,000嵌入式18×18乘法器1318263586150锁相环（PLL）224444最大可用I/O管脚142182315475450622表1.2.5Stratix系列概览1.5v逻辑单元LE512bitRAM块4KbitRAM块512KMegaRAM块DSP块备注EP1S10105709
5、46016每个DSP块可实现4个9x9乘法/累加器RAM块可以另加奇偶校验位EP1S201846019482210EP1S2525660224138210EP1S3032470295171412EP1S4041250384183414EP1S6057120574292618EP1S8079040767364922EP1S120114140111852012287(3)FPGA配置芯片表1.2.7FPGA配置芯片概览型号容量适用型号(详细内容请参阅数据手册）电压常用封装EPC1441（不可擦写)441Kbits6K,10K10-10K30，1K103.3/5v自动选择（可在软件中
6、设定）8脚DIPEPC1（不可擦写)1Mbits10K30E/1K30，10K/1K50,更大芯片要多片级连3.3/5v自动选择（可在软件中设定）8脚DIPEPC2（可重复擦写）2Mbits10K/1K/20K100以下，更大芯片要多片级连3.3/5v管脚控制（请查阅数据手册）20脚PLCCEPC8（可重复擦写）8Mbits100脚PQFPEPC16（可重复擦写）16Mbits88脚BGA(4)NoisII软处理器(5)更多可编程器件产品8子任务二MAX系列产品的基本功能及编程方式2.1MAX7000系列产品MAX7000系列器件是高密度，高性能的COMSCPLD，它是Alte
7、ra公司的第二代MAX结构基础上，采用先进的COMSEEPROM技术制造的。它提供600到5000可用门，拥有ISP技术，引脚到引脚延时为5ns，计数器的工作频率可达178.6MHZ。---MAX器件---MAX7000I/O支持---MAX7000器件封装92.2MAXII系列产品MAXII器件属于非易失、瞬时接通可编程逻辑系列，采用了业界突破性的CPLD体系结构。这种体系结构帮助您大大降低了系统功耗、体积和成本。MAXIICPLD可用于以前由FPGA、ASSP和标准逻辑器件所实现的多种应
