数字电路试卷及答案.doc

数字电路试卷及答案.doc

ID:49977706

大小:19.03 KB

页数:4页

时间:2020-03-03

数字电路试卷及答案.doc_第1页
数字电路试卷及答案.doc_第2页
数字电路试卷及答案.doc_第3页
数字电路试卷及答案.doc_第4页
资源描述:

《数字电路试卷及答案.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字电路试卷及答案(一)  一、填空题(每空1分,共5分)  1、CMOS与非门的未用输入端应连接到逻辑(1)电平或者输入信号连接端上。  2、DAC的功能是将(数字)输入成正比地转换成模拟输出。4EPROM可存储一个(9)输入4输出的真值表。´  3、512  4、74X163的RCO输出有效条件是:仅当使能信号(ENT)有效,并且计数器的状态是15。  5、已知二进制原码为(001101)2,问对应的8-bit的补码为(00001101)2、  二、单项选择题:从以下题目中选择唯一正确的答案。(每题2

2、分,共10分)  1、八路数据分配器的地址输入端有(B)个。  A、2B、3C、4D、5  2、以下描述一个逻辑函数的方法中(C)只能唯一表示。  A、表达式B、逻辑图C、真值表D、波形图  3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的(B)。  A、状态数目更多B、状态数目更少C、触发器更多D、触发器更少  4、使用移位寄存器产生重复序列信号“1000001”,移位寄存器的级数至少为(D)。  A、2B、3C、4D、5  5、下列各逻辑函数式相等,其中无静态冒险现象的是(

3、D)。  A、F=B’C’+AC+A’BB、F=A’C’+BC+AB’  C、F=A’C’+BC+AB’+A’BD、F=B’C’+AC+A’B+BC+AB’+A’C’  三、组合电路分析:(共10分)B=BC最简和之积表达式。(4分)解:F+A'BC'+AB=  1、求逻辑函数F  (2)、已知逻辑函数F=W+XZ+XY,请写出与该函数对应的最小项列表表达式:F=ΣWXYZ()(3分)  F=ΣWXYZ(5,6,7,8,9,10,11,12,13,14,15)  数字电路试卷及答案(二)  一、【单项选择

4、题】(本大题共20小题,每小题2分,共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。  1、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为(A)。  [A]RS=X0[B]RS=0X[C]RS=X1[D]RS=1X  2、以下各电路中,(B)可以产生脉冲定时。  [A]多谐振荡器[B]单稳态触发器  [C]施密特触发器[D]石英晶体多谐振荡器  3、下列逻辑电路中为时序逻辑电路的是(C)。  [A]变量译码器[B]加法器[C]

5、数码寄存器[D]数据选择器  4、同步时序电路和异步时序电路比较,其差异在于后者(B)。  [A]没有触发器[B]没有统一的时钟脉冲控制  [C]没有稳定状态[D]输出只与内部状态有关  5、当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有(A)。  [A]触发器[B]晶体管[C]MOS管[D]电容  6、能将输出端直接相接完成线与的电路有(C)。  [A]TTL与门[B]或门[C]三态门[D]三极管非门  7、TTL与非门的多余脚悬空等效于(A)。  [A]1[B]0[C]Vcc[D]Vee 

6、 8、以下哪一条不是消除竟争冒险的措施(B)。  [A]接入滤波电路[B]利用触发器[C]加入选通脉冲[D]修改逻辑设计  9、主从触发器的触发方式是(D)。  [A]CP=1[B]CP上升沿[C]CP下降沿[D]分两次处理  10、组合型PLA是由(A)构成。  [A]与门阵列和或门阵列[B]一个计数器  [C]一个或阵列[D]一个寄存器  11、下列四个数中,最大的数是(B)。  [A](AF)16[B](001010000010)8421BCD  [C](10100000)2[D](198)10  

7、12、触发器有两个稳态,存储8位二进制信息要(B)个触发器。  [A]2[B]8[C]16[D]32  13、下列门电路属于双极型的是(A)。  [A]OC门[B]PMOS[C]NMOS[D]CMOS  14、用异步I/O输出结构的PAL设计逻辑电路,它们相当于(A)。  [A]组合逻辑电路[B]时序逻辑电路  [C]存储器[D]数模转换器  15、要构成容量为4K×8的RAM,需要(D)片容量为256×4的RAM。  [A]2[B]4[C]8[D]32  16、74LS160十进制计数器它含有的触发器的

8、个数是(C)。  [A]1[B]2[C]4[D]6  17、ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可(C)个字。  [A]10[B]102[C]210[D]104  18、n级触发器构成的环形计数器,其有效循环的状态数为(A)。  [A]n个[B]2n个[C]2n-1个[D]2n个  19、Moore和Mealy型时序电路的本质区别是(A)。  [A]没有输入变量  [B]当时的输出只和当时电路的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。