DDS信号发生器.ppt

DDS信号发生器.ppt

ID:49487822

大小:1.15 MB

页数:44页

时间:2020-02-06

DDS信号发生器.ppt_第1页
DDS信号发生器.ppt_第2页
DDS信号发生器.ppt_第3页
DDS信号发生器.ppt_第4页
DDS信号发生器.ppt_第5页
资源描述:

《DDS信号发生器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、信息工程学院DDS信号发生器贾立新设计要求如下:(1)具有产生正弦波、方波和三角波3种周期性波形;(2)输出频率范围10Hz~2MHz(非正弦信号频率按10次谐波计算),重复频率可调,频率步进间隔≤1Hz;(3)输出波形幅值范围0~10V(峰—峰值),波形幅值和偏移量可调;(4)具有稳幅输出功能,当负载变化时,输出电压幅度变化不大于±3%(负载电阻变化范围:50Ω~∞);(5)具有显示输出波形类型、重复频率等功能。直接数字频率合成的原理对于一个频率为fout的正弦信号Sout,可以用下式来描述:其相位为:将正弦信号的相位和幅值均转化为数字量

2、用频率为fclk的基准时钟对正弦信号进行抽样将2π切割成2N等份作为最小量化单位,从而得到△θ的数字量M为:当M取1时,可以得到输出信号的最小频率步进为由于正弦函数为非线性函数,很难实时计算,一般通过查表的方法来快速获得函数值。DDS正弦信号发生器原理框图实现DDS信号发生器的两种技术方案1.采用专用DDS集成芯片的技术方案2.采用单片机+FPGA的技术方案专用DDS集成芯片——AD9850AD9850实现的DDS信号发生器原理图AD9850的参考时钟fCLKIN频率为125MHz,如要产生50Hz的正弦波,可通过上式计算得到4字节频率字为

3、000006B6H。AD9850控制字传送时序图AD9850RSTEQUP1.5W_CLKEQUP1.6W0EQU34HW1EQU35HW2EQU36HW3EQU37HW4EQU38HSEND:CLRAD9850RSTMOVDPTR,#0F000HMOVA,W0MOVX@DPTR,AMOVA,W1MOVX@DPTR,AMOVA,W2MOVX@DPTR,AMOVA,W3MOVX@DPTR,AMOVA,W4MOVX@DPTR,ASETBW_CLKSETBFQ_UDNOPNOPCLRFQ_UDRETLT6600-10属于集成开关电容低通滤波器,截

4、止频率为10MHz。从LT6600-10输入和输出信号波形比较:LT6600-10内部还有一全差分放大器,通过改变R4和R5的阻值可获得不同的放大倍数。当R4和R5取相同阻值时,内部差分放大器的增益为402Ω/R4AD9850内部设有高速电压比较器。将低通滤波器LT6600-10输出的正弦信号送电压比较器的同相输入端VINP,LT6600第7脚输出的直流电平(其值为VDD/2)送到比较器的反相输入端VINN,就可从QOUT和QOUTB输出两路与正弦信号频率相同且互为反相的方波信号。采用单片机+FPGA的技术方案DDS信号发生器的参数确定如下

5、:(1)系统时钟频率:40MHz;(2)频率控制字的位宽:32位;(3)相位累加器的位宽:32位;(4)波形存储器的地址位宽:8位;(5)波形存储器的数据位宽:8位。最小频率步进值单片机子系统的软硬件设计DDS子系统设计模拟子系统设计滤波器的设计信号放大电路的设计驱动电路的设计单片机子系统软件设计LCD显示界面设计LCD显示界面设计按键的定义主程序流程图T0中断服务程序键盘中断服务程序流程图给定频率转化为4字节的频率控制字N为字宽,取32,fCLK为时钟频率,取40MHz。DDS子系统设计高速D/A转换电路设计高速D/A转换电路设计高速D/

6、A转换电路设计DDS子系统顶层原理图频率字接收模块模拟子系统设计信号放大电路的设计驱动电路的设计功率驱动+闭环负反馈采用驱动能力强的集成运算放大器模拟子系统总体原理图系统调试

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。