VLSI设计基础12-2.ppt

《VLSI设计基础12-2.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VLSI设计基础第2章MOS器件与工艺基础（2012）本章概要：MOS晶体管基础–最小的积木单元CMOS逻辑部件–最基本的搭积木方法MOS集成电路工艺基础–了解版图与工艺关系版图设计–版图的积木单元设计过程就是搭积木的过程22.1MOS晶体管基础MOS晶体管结构及基本工作原理MOS晶体管的阈值电压VTMOS晶体管的电流-电压特性调到第8章介绍MOS晶体管主要电参量CMOS结构.132.1.1MOS晶体管结构及基本工作原理.1电阻的可控制性与可制造性42.1.1MOS晶体管结构及基本工作原理.1DSV+

2、-工作条件：VDS很小如果不是很小怎么样？VTN:阈值电压矩形电阻52.1.1MOS晶体管结构及基本工作原理.1DSV+-DSV+-DSV+-VDS增大沟道夹断（临界饱和）VDS=VGS-VTNVGD=VTN····62.1.1MOS晶体管结构及基本工作原理.1VDS+-VGS-VTNVDS-VGS-VTND’=VD’SVGD’=VTNVDS中大于临界饱和电压值的部分临界饱和沟道长度调制效应为什么保持临界饱和时的值?厄莱电压72.1.1MOS晶体管结构及基本工作原理.1耗尽型NMOS增强型NMOS怎样

3、实现耗尽呢：在衬底表面离子注入与衬底掺杂类型相反的杂质，这里是注入N型杂质PMOS0栅源电压下就存在导电沟道是耗尽型器件的特征82.1.1MOS晶体管结构及基本工作原理.1耗尽型NMOS增强型NMOS电特性差异92.1.3MOS晶体管的电流-电压特性.1非饱和区饱和区截止区饱和区工作102.1.3MOS晶体管的电流-电压特性.1MOS晶体管：电压控制电流源(VCCS)LW反映材料特性和几何形状决定的电阻反映由工作点决定的电阻反映栅电压对电阻的控制能力三种信号传输方式：传0；传1；传0或1112.1.5

4、CMOS结构.1同时采用两种MOS器件：NMOS管和PMOS管，并通常配对出现的一种电路结构。思考:为什么制作N阱和衬底接触(连接)122.1.5CMOS结构.1NMOS只传0PMOS只传1132.2CMOS逻辑部件CMOS倒相器设计CMOS与非门和或非门的结构及其等效倒相器设计方法其他CMOS逻辑门D触发器内部信号的分布式驱动结构.2142.2.1CMOS倒相器设计.2CMOS倒相器是CMOS门电路中最基本的逻辑部件，大多数的逻辑门电路均可通过等效倒相器进行基本设计，再通过适当的变换，完成最终的逻辑

5、门电路中具体晶体管尺寸的计算。所以，基本倒相器的设计是逻辑部件设计的基础。设计依据是输出特性要求15.2数字逻辑等效电路模型GS/DD/S衬底衬底GS/DD/S数字逻辑行为模型MOSFET积木：2.2.1CMOS倒相器设计16.2数字逻辑等效电路模型数字逻辑行为模型倒相器VDDN型衬底P型衬底VDDRPRN××VDDRPRN2.2.1CMOS倒相器设计17IPVDDRPRN工作过程（输入1到0变化）：1、输入从5V开始下降，在VIN-VDD>VTP(

6、VIN-VDD

7、<

8、VTP

9、)之前，PMOS保持截

10、止，NMOS保持导通（没有电流），输出保持0V。2、当输入电压满足

11、VIN-VDD

12、>

13、VTP

14、，且VIN≥VTN时，PMOS和NMOS均导通，经PMOS流过的电流一部分经过NMOS到地，一部分开始给负载电容充电，输出开始上升。PMOS管从截止转向饱和；NMOS管从非饱和转向饱和。3、当VIN

15、IP2.2.1CMOS倒相器设计18VDDRPRNIPIN如果NMOS和PMOS相应电流相等，则上升时间和下降时间相同。2.2.1CMOS倒相器设计192.2.1CMOS倒相器设计.2tVouttVin50%50%10%90%tpLHtpHLtrtf202.2.1CMOS倒相器设计.2：上升时间，是指在输入阶跃波的条件下，输出信号从0.1Vdd上升到0.9Vdd所需的时间：下降时间，指的是在输入阶跃波的条件下，输出信号从0.9Vdd下降到0.1Vdd所需的时间。[-----]：1.4~2.8

16、VT/V

17、dd

18、：0.1~0.4；212.2.1CMOS倒相器设计.2通常在设计倒相器时，要求输出波形对称，也就是上升时间=下降时间，因为是在同一工艺条件下加工，所有MOS管的栅氧化层的厚度相同，如果NMOS和PMOS的阈值电压数值相等，则要求得到如下结论：由此可以得到一个在这种条件下的简便计算方法：只要计算上升时间（下降时间），并由此计算得到PMOS（NMOS）管的宽长比，将此值除（乘）迁移率比就是NMOS管（PMOS）管的宽长比。222.2.1CMOS倒相器设