数字电子技术基础-第四章-触发器.ppt

《数字电子技术基础-第四章-触发器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第四章触发器主要内容：1.了解各种结构的触发器的工作特点；2.学习触发器功能描述的几种基本方法；3.掌握不同功能触发器的符号、及其各种描述；4.掌握触发器的波形分析。第一节触发器的电路结构及工作特点锁存器和触发器是构成时序电路的存储单元，共同点是具有0和1两个稳定状态。锁存器：对脉冲电平敏感触发器：对脉冲边沿敏感一、基本RS锁存器二、逻辑门控RS锁存器三、主从触发器四、边沿触发器基本RS锁存器是构成各类触发器的逻辑单元，有与非门和或非门两种构成方式。一、基本RS锁存器逻辑图逻辑符号1、电路结构锁存器有两个互补的

2、输出端，通常把Q端的状态作为触发器的状态。2、逻辑功能R=0，S=1Reset，置0输入端，复位端，低电平有效R=1，S=0R=1，S=1R=0，S=0Set，置1输入端，置位端，低电平有效锁存器状态不确定！当R和S同时向1跳变时，下一个状态不能确定。当Q=0,Q=1时，称锁存器处于0状态或复位状态；当Q=1，Q=0时，称锁存器处于1状态或置位状态。Q=0，Q=1Q=1，Q=0Q=Q，Q=QQ=1，Q=1约束条件R+S=1定义现态Qn和次态Qn+13．用或非门组成的基本RS锁存器高电平有效约束条件RS=0逻辑符

3、号二、逻辑门控RS锁存器给锁存器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种锁存器称为钟控锁存器（同步RS触发器）。1．电路结构RS逻辑符号42．逻辑功能当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。锁存器的状态转换由R、S和CP控制。其中，R、S控制状态转换的方向；CP控制状态转换的时刻。4高电平有效还是低电平有效？约束条件？触发器的功能还可以用特性方程描述用状态转换图描述逻辑门控RS锁存器状态转

4、换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。逻辑门控RS锁存器的问题：空翻现象逻辑门控D锁存器逻辑符号逻辑电路图S=0R=1D=0Q=0D=1Q=1CP=0不变CP=1S=1R=0特性方程：Qn+1=DD锁存器的功能表置10111置01001保持不变不变×0功能QDCP由两个逻辑门控RS锁存器组成。具有主从控制的特点，CP=1时，将输入信号接入主锁存器，CP=0时（下降沿），传送给从锁存器输出。克服了空翻现象，仍然存在约束条件RS=0三、主从触发器（一）主从RS触发器RS从锁存器

5、主锁存器为避免约束条件，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，就构成了主从JK触发器。（二）主从JK触发器1．电路结构2．逻辑功能(1）功能表：（2）特性方程：（3）状态转换图特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。（2）CP一旦变为0后，主触发器被封锁，其状态不再受输入信号的影响，因此不会有空翻现象。（3）存在一次变化现象。主从JK触发器存在的问题——一次变化现象例：已知主从JK触发器J、K的波形如图所示，画出Q’和输出Q的波形图（设初始状态为

6、0）。由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。Q’1．D触发器的逻辑功能D触发器的特性方程为：Qn+1=D四、边沿触发器D触发器的状态转换图：2．维持阻塞边沿D触发器的结构及工作原理引入反馈线L1，L2和L3可构成边沿D触发器。边沿触发器将触发器的触发翻转控制在CP触发沿到来的前一瞬间，接受输入信号的时间也控制在这一瞬间。因此，提高了工作可靠性和抗干扰能力，克服了空翻现象和一次变化现象。CP=0工作原理Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=

7、DQ4=DD信号存于Q4011DDG11&CPQ1&G2G33&&&G5Q2Q3SRQ4DG6QQ&G4当CP由0跳变为101DDG11&CPQ1&G2G33&&&G5Q2Q3SRG4Q4DG6QQ&100DD在CP脉冲的上升沿，触发器按上升沿前瞬间的D信号刷新G11&CPQ1&G2G33&&&G5Q2Q3SRG4Q4DG6QQ&CP=1时，Q2=0，则Q=1，封锁G1和G3使得Q2=0，维持置1同时Q3=1，阻塞置0置1维持线置0阻塞线Q3=0，则Q=0，封锁G4，使得Q4=1，阻塞D=1进入触发器，阻塞置1

8、同时保证Q3=0，维持置0置1阻塞、置0维持线触发器的直接置0端和置1端RD——直接置0端，低电平有效；SD——直接置1端，低电平有效。RD和SD不受CP和D信号的影响，具有最高的优先级。3．集成D触发器74HC74特点：（1）单输入端的双D触发器。（2）它们都带有直接置0端RD和直接置1端SD，为低电平有效（3）为CMOS边沿触发器，CP上升沿触发。例已知维持阻塞D触发器（上升沿触发