欢迎来到天天文库
浏览记录
ID:56373531
大小:1.61 MB
页数:41页
时间:2020-06-14
《数字电子技术第四章 触发器.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库。
1、第四章触发器概述一、基本要求1.有两个稳定的状态(0、1),以表示存储内容;2.能够接收、保存和输出信号。二、现态和次态1.现态:触发器接收输入信号之前的状态。2.次态:触发器接收输入信号之后的状态。三、分类1.按电路结构和工作特点:基本、同步、边沿。2.按逻辑功能分:RS、JK、D和T(T)。3.其他:TTL和CMOS,分立和集成。G24.1基本触发器4.1.1由与非门组成一、电路及符号QG1R&&SQQQRSRSQ=0Q=10态Q=1Q=01态G2QG1R&&SQ二、工作原理Q=Q“保持”1001Q=0Q=10态“置0”或“复位”(Reset)0110Q
2、=1Q=01态“置1”或“置位”(Set)Q和Q均为UHR先撤消:1态S先撤消:0态信号同时撤消:状态不定(随机)00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD与非门组成的基本RS触发器特性表置0端RD和置1端SD低电平有效。注意基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD特性方程:110×100×Qn+1QnRDSD0100011110简化波形图QG1R&&SQ设触发器初始状态为0:QQSRQQ信号同时撤消,出现不确定状态信号不同时撤
3、消,状态确定特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。基本RS触发器的两种形式SRQQ四、基本RS触发器主要特点1.优点:结构简单,具有置0、置1、保持功能。2.问题:输入电平直接控制输出状态,使用不便,抗干扰能力差;R、S之间有约束。波形图TTL集成基本触发器74279、74LS279+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112
4、141547913Q1Q2Q3Q48167427974LS279R1S11S12R2S2R3S31S32R4S4––––––––––4.1.3集成基本触发器74279、74LS279同步触发器:触发器的工作状态不仅受输入端(R、S)控制,而且还受时钟脉冲(CP)的控制。CP(ClockPulse):等周期、等幅的脉冲串。基本RS触发器:S—直接置位端;R—直接复位端。(不受CP控制)同步触发器:同步RS触发器同步D触发器4.2同步触发器4.2.1同步RS触发器一、电路组成及工作原理1.电路及逻辑符号QG1R&&SQG3R&&SG2G4CP曾用符号QQRSRSC
5、PCP国标符号QQRSRSCPC12.工作原理当CP=0保持当CP=1与基本RS触发器功能相同特性表:特性方程:约束条件CP=1期间有效二、主要特点1.时钟电平控制CP=1期间接受输入信号;CP=0期间输出保持不变。(抗干扰能力有所增强)2.RS之间有约束CPRS解:[例]试对应输入波形画出下图中Q端波形。原态未知QQQRSRSCPC14.2.2同步D触发器一、电路组成及工作原理QG1R&&SQG3R&&SG2G4CP1D(CP=1期间有效)简化电路:省掉反相器。二、主要特点1.时钟电平控制,无约束问题;2.CP=1时跟随。下降沿到来时锁存三、集成同步D触发器
6、1.TTL74LS375CPDQG1QG3R&&SG2G41>1>1G5RS+VCC74LS3751D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q114791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4––––D1CP1、2D2D3CP3、4D4816四、同步触发器的特点同步触发器的触发方式为电平触发式同步触发器的共同缺点是存在空翻,空翻可导致电路工作失控。触发脉冲作用期间,输入信号发生多次变化时,触发器输出状态也相应发生多次变化的现象称为空翻。指时钟脉冲信号控制触发器工作的方式CP=1期间翻转的称正电平触
7、发式;CP=0期间翻转的称负电平触发式。4.3边沿触发器功能分类、功能及表示方法一、边沿触发器功能分类定义在CP作用下,J、K取值不同时,具有保持、置0、置1、翻转功能的电路,都叫做JK型时钟触发器。1.JK型触发器符号特性表Qn01保持置0置1翻转CP下降沿时刻有效QQCPC11JIKJKQnQn01保持置0置1翻转QnCP下降沿时刻有效10011100Qn+1QnJK0100011110特性方程CP下降沿触发01J=0K=J=1,K=J=K=0J=,K=1JK触发器状态图JK触发器时序图特点:表述了CP对输入和触发器状态在时间上的对应关系和控制或触
8、发作用。TTL边沿JK触发器CP下降沿
此文档下载收益归作者所有