第5章 时序逻辑电路.ppt

第5章 时序逻辑电路.ppt

ID:48744565

大小:2.75 MB

页数:75页

时间:2020-01-21

第5章 时序逻辑电路.ppt_第1页
第5章 时序逻辑电路.ppt_第2页
第5章 时序逻辑电路.ppt_第3页
第5章 时序逻辑电路.ppt_第4页
第5章 时序逻辑电路.ppt_第5页
资源描述:

《第5章 时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字电子技术第5章时序逻辑电路5.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.3时序逻辑电路的设计方法5.1概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端,与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的输出状态。包含组合逻辑电路和存储电路;包含反馈电路。任一时刻的输出信号不仅取决于此时刻的输入信号,2、电路特点时序电路的特点:(1)含有记忆元件(最常用的是触发器)。(2)具有反馈通道。直观描述时序电路中全部状态转换关系的方法:状态转换表、状态转换图和时序图。状态转换表的列写方法:任

2、意设定电路的1组输入变量取值和1种初态,代入该电路的状态方程和输出方程,得到电路的次态和输出;以得到的次态作为新的初态,连同此时的输入变量取值,再代入状态方程和输出方程,得到新的次态和输出,直至将电路中全部状态转换关系全部列成表格即可。时序图是在一系列时钟脉冲的作用下,电路的状态和输出随时间变化的波形图。二、时序逻辑电路的分类1、按各触发器接受时钟信号的不同分类:同步时序电路:各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路:各触发器状态的变化不是同步发生的,可能有一部分电路有公共的时钟信号,也可能完全没有公共的时钟信号。2、根据输出信号的

3、特点摩尔型:输出信号的状态仅仅取决于存储电路的状态米勒型:输出信号的状态不仅取决于存储电路的状态,还取决于输入变量。5.2时序逻辑电路的分析方法5.2.1同步时序逻辑电路的分析方法同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑图,找出其逻辑功能。分析步骤:1.根据逻辑图,写驱动方程;2.写状态方程;3.写输出方程;4列出状态转换表;5画出状态转换图;6分析结果,画出时序图,分析电路逻辑功能。二、举例试分析下图时序电路的逻辑功能。解:1)输出方程Y=Q3Q22)驱动方程J3=Q2Q1;J1=Q3Q2;K2=Q3Q13)状态方程=Q3Q2Q1=Q2Q1+

4、Q3Q2Q1=Q3Q2Q1+Q3Q2Q1n+1=J1Q1+K1Q1Q2n+1=J2Q2+K2Q2Q3n+1=J3Q3+K3Q3K1=1J2=Q1;K3=Q2=(Q3+Q2)Q1Q3Q2Q1YCP1J1K1J1K1J1K&1&Q3Q2Q1C1C1C14)状态转换表CP的顺序Q3Q2Q1Y设:0000设:0111则:1000Q1n+1Q2n+1Q3n+1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2=(Q3+Q2)Q1Y=Q3Q2则:100120103011410051016110000000170000已知:5)状态转换图0000010100111001

5、01110111/0/1Q3Q2Q1/Y/0/0/0/0/0/16)时序图CPtQ3tYtQ2t7、分析电路的功能8、检查自启动由状态转换表知,此电路能自启动。1234567Q1t随CP的输入,电路循环输出七个稳定状态,所以是七进制计数器。Y端的输出是此七进制计数器的进位脉冲。1100005.1.2异步时序逻辑电路的分析方法异步时序电路的分析步骤:①写时钟方程;②写驱动方程;③写状态方程;④写输出方程。CP1=Q0(当FF0的Q0由0→1时,Q1才可能改变状态。)举例试分析如图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下:(1)写出各逻辑方程

6、式。①时钟方程:CP0=CP(时钟脉冲源的上升沿触发。)②输出方程:③各触发器的驱动方程:(3)作状态转换表。(2)将各驱动方程代入D触发器的特性方程,得各触发器的次态方程:(CP由0→1时此式有效)(Q0由0→1时此式有效)现态次态输出时钟脉冲Q1nQ0nQ1n+1Q0n+1ZCP1CP0CP1=Q0①时钟方程:CP0=CP001000↑↑1111↑0101010↑↑0100↑0(4)作状态转换图、时序图。(5)逻辑功能分析该电路一共有4个状态00、01、10、11,在CP作用下,按照减1规律循环变化,所以是一个4进制减法计数器,Z是借位信号。5.3若

7、干常用的时序逻辑电路5.3.1寄存器合和移位寄存器基本寄存器(用四块D触发器构成)若输入:100100001)、电路结构存入:10012)、工作原理存数指令CPQ0Q1Q2Q3D0D1D2D31DR1DR1DR1DRRD如图所示为4位寄存器74LS175的逻辑图。该寄存器具有异步清零功能,当=0时,触发器全部清零;当=1,出现上升沿时,送到数据输入端的数据被存入寄存器,实现送数功能。由于此寄存器是由边沿触发器构成,所以其抗干扰能力很强。二、移位寄存器移位寄存器——不但可以寄存数码,而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移动1位。1.单向

8、移位寄存器(1)右移寄存器(D触发器组成的4位右移寄存器)右移寄存器的结构特点:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。