资源描述：
《第6章-时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第6章时序逻辑电路本章主要内容(1)时序电路的基本组成(2)时序电路的描述方法(3)时序电路的分析(4)时序电路的设计6.1时序电路的基本组成图6.1是用框图表示的时序电路的基本组成情况。它由组合逻辑电路及存储电路两部分组成。其中x1,…,xn称为时序电路的输入，Z1,…,Zm称为时序电路的输出；Y1,…,Yr为时序电路的内部输出，同时又是其存储电路的输入；y1,…,yr为时序电路的内部输入，同时又是其存储电路的输出。图6.1时序电路的组成这些变量之间的关系可用逻辑关系式表示为：Zi=gi(x1,…,xn;
2、y1,…,yr)，i=1,…,m(6-1)Yi=hi(x1,…,xn;y1,…,yr)，i=1,…,r(6-2)把式(6-1)称作输出函数，式(6-2)称作控制函数或激励函数。时序电路中的存储电路可以是第5章中介绍过的各类触发器，也可以是其他类型的存储器件。5按照电路的工作方式，分为同步时序逻辑电路和异步时序逻辑电路两大类。在同步时序逻辑电路中，各触发器的时钟脉冲相同；。在异步时序逻辑电路中，各触发器的时钟脉冲不相同，各触发器状态的改变不是同时发生的。按照电路输出对输入信号的依从关系，可分为Mealy型时序
3、电路和Moore型时序电路。如果时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序电路；如果时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序电路。66.2时序电路的描述方法在时序电路中，针对电路状态的一次改变，把改变之前的状态叫时序电路的现态，把改变之后的状态叫时序电路的次态。时序电路的输入、输出、现态和次态之间的函数关系可以用状态图、状态表或时间图清晰地加以描述和说明。6.2.1状态图状态图也叫状态转换图，它是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形表示。
4、在这种表示中，将时序电路所有独立可能的状态用若干圆圈来表示，圈内标记不同的字母或数字，用以表示各种不同的状态。圆圈之间用带箭头的直线或弧线连接起来，用以表示状态跳变的方向，箭头尾端圆圈内标注的是电路的现态，箭头指向圆圈内标注的是电路的次态。带箭头的直线或弧线旁都记有输入变量x和相应的输出Z，用x／Z表示。如图6.2所示。图6.2时序电路的状态图6.2.2状态表状态表也叫状态转换表，它是用表格的形式来描述时序电路。在这种表示中，时序电路的全部输入列在表的顶部，表的左边列出现态，表的内部列出次态和输出。状态表的
5、一般列法如表6-1所示。表6-1时序电路的状态表次态/输出输出输入xyY/Z表6-1所示的状态表的读法是：处在现态y的时序电路，当输入为x时，该电路将进入输出为Z的次态Y。6.2.3时间图时间图又叫工作波形图。它用波形图的形式，形象地描述了时序电路的输入信号、输出信号以及电路的状态转换等在时间上的对应关系。例6-1研究具有一个输入变量x、一个输出变量Z和两个状态变量y1y2的时序电路，其中有：输入：x=0，x=1状态：［y1y2］=［00］≡A，［y1y2］=［01］≡B［y1y2］=［10］≡C，［y1y
6、2］=［11］≡D输出：Z=0，Z=1该时序电路的状态图如图6.3所示，状态表如表6-2所示。图6.3状态图表6-2状态表次态/输出输入现态01ABCDD/0B/1C/1A/0C/1A/0D/0B/1从状态表和状态图可以看到，假设初始状态处于A（即y1y2=00），如果这时加入输入x=0，则电路就进入次态D，且输出Z=0；在处于状态D时，如果又加入输入x=1，则电路又进入状态B，且输出Z=1，等。所以，如果加到这个电路的输入为如下序列：x=0110101100若电路的初始状态为A，则与每个输入对应的状态转换
7、如下：输入：0110101100现态：ADBADBBACC次态：DBADBBACCC输出：0100110111可见，若这个电路的初始状态为A，当加入如上的输入序列之后，所引起的输出序列为：Z=0100110111电路最后停留在终态C。6.2.4Mealy模型Mealy模型的时序电路也称指定跳变的时序电路。该模型的状态表和状态图反映出：时序电路的输出和它的现态和输入都有关。表6-3所示的是一个Mealy模型时序电路的状态表，对应的状态图如图6.4所示。表6-3Mealy模型状态表图6.4Mealy模型状态图输
8、入现态01ABCB/1B/0A/0C/0A/1C/0图6.5给出的是一个具体的Mealy模型时序电路，它是一个由JK触发器及有关的组合电路构成的可逆二进制计数器。该时序电路的状态表如表6-4所示，对应的状态图如图6.6所示。图6.5Mealy模型电路举例表6-4状态表次态/输出图6.6状态图从该Mealy模型电路的状态表及状态图中可以清楚地看到，电路的输出不仅与现态有关而且与输入也有关的情形。例如，现态为00，输
