集成锁相环路与集成频率合成器

《集成锁相环路与集成频率合成器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第一节锁相环路的工作原理与性能第五章集成锁相环路与集成频率合成器第二节集成锁相环路中常用单元电路第三节通用单片集成锁相环路第五节锁相环频率合成器的组成及原理第四节集成锁相环路的应用第六节单片集成锁相环频率合成器锁相技术是相位同步的自动反馈技术。它能使一个自激正振荡器的振荡频率和相位受基准信号的控制，使振荡信号和基准信号在频率上保持相等，而相位保持某一个固定的最小差值。锁相环路(PhaseLockLoop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)

2、，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。第一节锁相环路的工作原理与性能一、发展历史三、锁相环路分析方法二、锁相环路的特点四、锁相环路的组成五、锁相环路的工作原理一.发展历史20世纪30年代——接收设备锁相同步控制20世纪40年代——电视接收同步扫描20世纪50年代——锁相接收机实现卫星通信技术20世纪60年代——各部件制作费用昂贵，所以它的发展受限制20世

3、纪70年代——成为现代通信、电子技术领域中不可缺少的重要控制技术●●●●●锁相技术是通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用的一门重要的自动反馈控制技术.１.具有频率准确跟踪性能２.具有良好窄带高频跟踪性能（称载波跟踪型）３.具有良好的带通滤波性能（称调制跟踪型）４.具有良好门限效应５.易集成化，数字化三、锁相环路分析方法图解法:相图法.描述函数法总之,锁相环路是朝着集成化.多用化.数字化的方向发展。20世纪80年代以后——数字锁相、集成锁相以及频率合成技术，大大推动数字通信、卫星通信的发展●二、锁相环路

4、的特点四、锁相环路的组成(一)鉴相器(二)环路滤波器(三)压控振荡器锁定与跟踪的概念锁相环路(PLL)是一个相位跟踪系统,方框表示如图1-1(a)。设输入信号(1-1)图5-1相位跟踪系统框图式中Ui是输入信号的幅度；ωi是载波角频率；θi(t)是以载波相位ωit为参考的瞬时相位。若输入信号是未调载波,θi(t)即为常数,是ui(t)的初始相位；若输入信号是角调制信号(包括调频调相),θi(t)即为时间的函数。设输出信号(1-2)式中Uo是输出信号的幅度；ωo是环内被控振荡器的自由振荡角频率,它是环路的一个重要参数；θo(t)是以自由振荡的

5、载波相位ωot为参考的瞬时相位,在未受控制以前它是常数,在输入信号的控制之下,θo(t)即为时间的函数。图1-2(a)所示。从图上可以得到两个信号的瞬时相位之差(1-3)前面已经说到,被控振荡器的自由振荡角频率ωo是系统的一个重要参数,它的载波相位ωot可以作为一个参考相位。这样一来,输入信号的*瞬时相位可以改写为(1-4)(1-5)为输入信号频率与环路自由振荡频率之差,称为环路的固有频差。再令(1-6)为输入信号以ωot为参考的瞬时相位,因此,(1-4)式可以改写为同理,输出信号的瞬时相位可以改写为(1-7)(1-8)(1-9)式中θ2(t

6、)也是以ωot为参考的输出瞬时相位。利用(1-6)式*和(1-9)式可表示输入和输出信号的相位。由于有了共同的参考,就很便于比较。将(1-6)式和(1-9)式代入(1-3)式,得到环路的瞬时相位差(1-10)应用上述描述方法,矢量图可以画成图1-2(b)。系统的瞬时相差θe(t)=θ1(t)-θ2(t),瞬时频差(1-11)图1-2输入信号和输出信号的相位关系捕获过程从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。一般情况,输入信号频率ωi与被控振荡器自由振荡频率ωo不同,即两者之差Δωo≠0。若没有相位跟踪系

7、统的作用,两信号之*间相差将随时间不断增长。图1-3捕获过程中瞬时相差与瞬时频差的典型时间图锁定状态捕获状态终了,环路的状态稳定在(1-12)下面讨论环路输入固定频率信号,即dθi(t)／dt=0时的特殊情况。这*是环路分析中经常遇到的一种情况。此时式中θi为常数,是输入信号的起始相位。而将此式代入输出信号表达式(1-2),得由上可知,在输入固定频率信号的条件之下,环路进入同步状态后,输出信号与输*入信号之间频差等于零,相差等于常数,即常数(1-13)四、环路的基本性能要求如上所述,环路有两种基本的工作状态。其一是捕获过程。评价捕获过程性能有

8、两个主要指标。一个是环路的捕获带Δωp,即环路能通过捕获过程而进入同步状态所允许的最大固有频差｜Δωo｜max。若Δωo>Δωp,环路就不能通过捕获进入同步状态。