基于无线通讯系统全集成频率合成器设计

基于无线通讯系统全集成频率合成器设计

ID:34575422

大小:3.75 MB

页数:64页

时间:2019-03-08

基于无线通讯系统全集成频率合成器设计_第1页
基于无线通讯系统全集成频率合成器设计_第2页
基于无线通讯系统全集成频率合成器设计_第3页
基于无线通讯系统全集成频率合成器设计_第4页
基于无线通讯系统全集成频率合成器设计_第5页
资源描述:

《基于无线通讯系统全集成频率合成器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、武汉科技大学硕士学位论文第1页摘要频率合成器是现代通信系统的重要组成部分。通信技术的高速发展对频率合成器提出了越来越高的要求,设计高性能的频率合成器是通信技术中一个重要的研究方向。电荷泵锁相环频率合成技术具有易于集成、低功耗、无锁定相差、低相位抖动等优点,是目前应用非常广泛的频率合成技术。本文针对由电荷泵鉴相器和无源环路滤波器构成的电荷泵锁相环频率合成器,系统的阐述了它的组成、工作原理,对它的主要性能指标(相位噪声、杂散抑制和锁定速度)进行了较为详细的分析。本文给出了基于无线通讯系统的全集成频率合成器的完整设计,在此锁相环频率合成器的设计中双模预分频器和压控振荡器的设计是两个难

2、点。设计中使用SCL结构的D触发器,提高了前置分频器的工作频率。压控振荡器则采用互补交叉耦合LC振荡器的结构,既提高了振荡器的频率又改善了其相位噪声,同时相对于LC振荡器来说也减小了芯片的占用面积。在锁相环其它部分的设计中使用基于TSPC结构D触发器的无死区鉴频鉴相器,以及带尾电流复用结构的电荷泵,改善了锁相环的性能。本设计采用HJTC0.35∥mCMOS工艺,电源电压3.3V,行为级模型和晶体管级的电路仿真表明该锁相环频率合成器满足无线通讯系统对本振电路的要求。文章的最后对整个设计进行了总结也提出了对今后工作的看法与建议。关键词:频率合成器;双模预分频器;压控振荡器;电荷泵;

3、相位噪声第1I页武汉科技大学硕士学位论文AbstractThefrequencysynthesizerisallimportantpartinmoderncommunicationsystem.Withthedevelopmentofcommunicationtechnique,thehigherperformancefrequencysynthesizeritrequired.Designinghighperformancefrequencysynthesizerisaveryimportantresearchfieldincommunicationtechnique.The

4、chargepumpPLL(phase-lockedloop)frequencysynthesizeriswidelyusedincommunicationsystemwithitsadvantagessuchashi曲integration,lowpowerconsuming,nolockedphasedifference,lowphasejitter.Thebasicoperationprincipleofphase-lockedfrequencysynthesizercomposedofchargepumpphasedetectorandpassiveloopfilter

5、isexpatiatedsystematiclyinthispaper.Thebehaviorofthephasenoise,spurrestraintandthelockedtimeareanalyzedindetail.ADesignofRadio—·Frequencyphase·lockedloopfrequencysynthesizeIntegratedCircuitbasedonwirelesscommunicationiSgiveninthisthesis.TheprescalerandVoltage.controlledoscillator(vco)iStwodi

6、mcultpartsofthePLL.TheSCLDFFiSusedandaDualmodulusPrescalerDFFstructureisadoptedinthisdesign,whichhelpstheprescalertoworkathigherfrequency.FullyintegratednegativeconductanceVoltageControlledOscillator(vco)isusedinourdesigntoachievehi曲frequencywithlowphasenoise,andsavesthechipareacomparedwithL

7、Coscillator.InthedesignofotherbuildingblocksofthePLL,TSPCDFF.baseddeadzonefreePFDandthechargepumpwithtailcurrentre—usingarealsoadotpedtoimprovetheperformanceofthePLL.HJTC0.35pmCMOStechnologyisusedinthisdesign,thepowersupplyis3.3V.Thebehavial-levela

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。