毕业论文：数字变频应用

《毕业论文：数字变频应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第1章绪论1.1数字下变频技术的应用及前景随着近年来现场可编程门阵列(FPGA)器件和通用数字信号处理器(DSPor)在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程或软件编程方式实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善。软件无线屯技术只需通过软件上的更新就能够选择不同的业务或调制方式、追加和修改功能，具有传统硕件方式所无法比拟的灵活性、开放性和可扩展性。I大I此，软件无线电技术已经被越来越广泛地应用于蜂窝通信及各种军用和民用的无线系统小。软件无线电的核心思想是对天线感应的射频模拟信号尽可能的直接数字化，将其变换为适合D

2、SP器件或计算机处理的数据流，然后通过软件來完成各种功能。在现阶段，由于受各种关键器件，特别是受ADC(模数变换器)采样速率、工作带宽和通用DSP器件处理速度的限制，数字中频软件无线电正成为理想软件无线电的一种经济、适用的折中选择。在口前大多数软件无线电接收机中，一般先经模拟下变频至适当中频，然后在屮频用ADC数字化后输岀高速数字屮频信号，再经数字下变频器(DigitalDownConverter、一DDC)的变频、抽取和低通滤波处之后变为低速的基带信号，最后将基带信号送给通用DSP器件作后续的解调、解码抗干扰、抗衰落、自适应均衡等处理。这样大大降

3、低了对ADC和DSP器件性能的要求，便于实现和降低成本。数字下变频器在这里起到前端ADC和后端通用DSP器件之间的桥梁作用。因此，数字下变频技术成为软件无线电接收机的核心技术么一，通用数字下变频器也被越來越广泛的应用到各种军民用无线通信设备以及电子战、雷达和信息化家电等领域。图1.1-1数字卜变频器在数字中频软件无线电接收机中的地位1・2国内外研究现状综述口前，国外在DDC产詁上技术领先的公司有美国的Intersil公司(前身为Ha币s公司)、Aol公司和oraychip公司。他们的单通道DDC代表产品有Intersil公司的IISP500一6、I

4、ISP5oZ14B;ADx公司的AD662o;or盯ehip公司的oC一OlloC一。一2等。这些器件都具冇较优异的性能参数和较强的功能。总体上来说Inters订公司的HSPS0Z14B是目前各种单通道DDC器件中功能最强的型号，代表了单通道DDC器件的领先水平。然而，从国内外发展来看，用FPGA来实现比用以上专用芯片具有更多的好处，FPGA器件具有很强的稳定性和高效的处理能力，它可以工作在几I•甚至上百的频率上，其高速强人的处理能力，是实现数字中频处理的理想器件。使用FPGA芯片实现的下变频器件可以更加方便的采用软件方法将存储器、控制器等外围器件

5、集成到芯片内部，提高了整个系统的稳定行和集成度。虽然用硬件实现，FPGA的重复可配置能力，使其可以根拯不同的系统要求，采用不同的结构来完成相应的功能，具有很强的灵活性，便于进行系统功能扩展和性能升级。并且设计和修改非常容易，其灵活性与方便性与软件实现相差无几，适合软件无线电灵活性的要求。目前在软件无线电设计时，一般都采用软硬件相结合的方式进行。所以釆用FPGA来设计数字下变频器更是一种好的解决方案。从价格上来说,最便宜的DDC芯片也需要20美元，而xihnLx公司的sPartan_3系列芯片，40万门刁'需要8美元。所以从性价比来看，用FPGA来实

6、现DDC是以后发展的方向。基于这种思想，本设计采用FPGA器件来实现数字下变频，并进行了设计、仿真与验证。1-3FPGA在数字下变频领域的应用近年來FPGA器件在工艺方面的进步和设计思想上的创新为Z带來了前所未有的逻辑规模和强人的处理性能。例如Mltera公4采用0.13um工艺的Stratix系列FPGA逻辑资源最大达到8力•个逻辑单元(LogicalElementLE),内置176个300MHz的9X9乘法器，可组合成22个36X36乘法器，可专门面向DSP设计应用，片内RAM容量最高达7,427,520bits(928,440bytes),完

7、全可以用來实现一个高性能的DDC；而最新的采用90nm工艺的StratixII系列FPGA其逻辑资源最大可达到18万个LE,内置384个420MHz的18X18乘法器，已经可以在一片FPGA中实现一个功能强大的软件无线电接收机系统。而且芯片逻辑资源相同吋,StratixII器件的价格比Stratix器件还要低。随着FPGA性能越来越强，规模越来越大，成本不断降低，利用FPGA实现高速专用数字下变频器已经成为通信系统设计中常用的手段。在经过FPGA充分验证的基础上，还可以将FPGA设计转为ASTC,降低芯片成本,使其市场化。Altera公司最新推出的

8、IlardCopyll技术，可以在10〜12周内将一个成熟的FPGA设计转成量产的ASIC,并且保证ASIC的功能和时序与